一、數(shù)碼寄存器
它僅僅用來(lái)暫時(shí)寄存二進(jìn)制信息。74ls451型四位數(shù)碼寄存器的內(nèi)部邏輯電路圖：
四個(gè)d觸發(fā)器組成，有反碼和原碼兩種碼輸出，d3d2d1d0是待寄存的數(shù)據(jù)輸入端，le是寫入數(shù)據(jù)控制端，cr為清零端。電路的操作過(guò)程如下：
1. cr=1，寄存器清零q3q2q1q0=0000；
2. 放置好數(shù)據(jù)，如d3d2d1d0=1011；
3. 給寫命令le高電平，1011就寫入觸發(fā)器中；
下圖是由8個(gè)d觸發(fā)器構(gòu)成的8位數(shù)碼寄存器，電路具有三態(tài)輸出，一個(gè)寫入控制和讀出控制端。
這是一個(gè)cpu和ram之間進(jìn)行信息讀取的硬件電路，cpu的地址低二位a1、a0控制373進(jìn)行數(shù)據(jù)存入或讀出，373作ram的地址鎖存用。數(shù)據(jù)讀取具體操作如下：
1)cpu地址a1a0=11，cpu的p1口送出一個(gè)數(shù)據(jù)，然后a1a0=00，這時(shí)cpu送出的數(shù)據(jù)被鎖存在373中，該數(shù)據(jù)成為ram的讀寫地址了；
2)cpu對(duì)該地址中的具體內(nèi)容進(jìn)行寫入或讀出操作，當(dāng)cpu的a2=0，讀出ram中的信息傳輸?shù)絚pu，當(dāng)a2=1時(shí)，cpu中的信息存入ram；
二、移位寄存器
移位寄存器除能寄存二進(jìn)制信息以外，還能對(duì)存入的信息在時(shí)鐘脈沖的作用下進(jìn)行移位操作。
1. 單向移位寄存器
將寄存器中的數(shù)據(jù)實(shí)現(xiàn)單方向(向左或向右)移位操作。
四位右向移位寄存器邏輯電路。
電路的四種操作模式：
⑴ 串行輸入/輸出(siso)：一位數(shù)據(jù)一個(gè)cp脈沖地依次存入，如存入d3d2d1d0=1011信息。
⑵ 串行輸入/并行輸出(sipo)：當(dāng)用四個(gè)cp脈沖存入1011信息后，q3q2q1q0=1011了，然后，可以從q3q2q1q0端一起輸出。
⑶ 并行輸入/輸出(pipo)：寄存器清零后，信息從并行輸入端通過(guò)寄存命令le一次存入，存入后可以從 q3q2q1q0端一起輸出。
⑷ 并行輸入/串行輸出(piso)：并行存入數(shù)據(jù)后，依次加入cp脈沖，則數(shù)據(jù)就從串行輸出端依次輸出。從數(shù)據(jù)的高低位講：是高位數(shù)據(jù)依次向低位移位；所以，通常右移是指：高位數(shù)據(jù)依次向低位移位，即每移動(dòng)一位相當(dāng)于÷2(×2-1)；而左移是指：低位依次向高位移位操作，即每左移一位相當(dāng)于×2；
2. 雙向移位寄存器
在控制信號(hào)的控制下，信息可以依次從右向左或從左向右存入并實(shí)現(xiàn)移位操作。雙向移位寄存器cc40194型的邏輯電路圖：
四個(gè)d 觸發(fā)器的d 端信息由四選一的選擇器決定。s2s1是四選一的地址控制。s2s1=00，為保持；s2s1=01，右移；s2s1=10，左移；s2s1=11，并行存數(shù)；可以寫出四個(gè)4/1的輸出函數(shù)關(guān)系式：如最高位1d3函數(shù)，，，，
三、移位寄存器的應(yīng)用舉例
1. 數(shù)字延遲線
n位的移位寄存器連接成右移串行輸入模式,先在右移串行輸入端加一個(gè)高電平脈沖，cp上升沿到達(dá)后，將高電平存入n位中的最高位，然后，經(jīng)過(guò)(n-1)個(gè)cp周期，該高電平出現(xiàn)在輸出q0，實(shí)現(xiàn)了延遲的目的。
2. 產(chǎn)生序列脈沖
n位的移位寄存器連接成循環(huán)右移模式，如圖,并行輸入序列代碼數(shù)據(jù)后，該序列就在移位寄存器中循環(huán)移位，產(chǎn)生一系列脈沖。如以四位為例子，并行存入0110序列代碼后，序列脈沖波形如圖所示。
3. 構(gòu)成乘法器電路
乘法器的符號(hào)位用二個(gè)乘數(shù)的符號(hào)位異或?qū)崿F(xiàn)，所以，乘法用原碼運(yùn)算最方便。下面求乘法運(yùn)算時(shí)的算法。令被乘數(shù)為：，乘數(shù)為：。
兩數(shù)值部分相乘有：
式中的分別表示不移位、左移一位，二位， …，m-1位。這表明，乘積的數(shù)值等于被乘數(shù)左移和相加二部分操作完成。
二個(gè)三位二進(jìn)制數(shù)乘法電路：
4. 構(gòu)成除法器
時(shí)序邏輯電路的設(shè)計(jì)方法：
在前面用觸發(fā)器設(shè)計(jì)計(jì)數(shù)器時(shí)，只要知道電路的狀態(tài)轉(zhuǎn)換圖，在選定觸發(fā)器型號(hào)后，就可以設(shè)計(jì)出電路來(lái)，因此，畫出原始的狀態(tài)轉(zhuǎn)換圖是關(guān)鍵。所以，一般時(shí)序電路設(shè)計(jì)步驟如下：
一、進(jìn)行邏輯抽象，得出待設(shè)計(jì)電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表。由題意確定輸入/輸出變量及電路所需要的狀態(tài)數(shù)。將狀態(tài)編號(hào)后，按題意畫出狀態(tài)轉(zhuǎn)換圖。
二、狀態(tài)化簡(jiǎn)。電路的狀態(tài)轉(zhuǎn)換數(shù)目越少時(shí)，設(shè)計(jì)出來(lái)的電路也越簡(jiǎn)。如果兩個(gè)狀態(tài)在輸入相同，輸出也相同時(shí)，稱這兩個(gè)狀態(tài)等價(jià)，這兩個(gè)狀態(tài)可以合并成為一個(gè)狀態(tài)，狀態(tài)化簡(jiǎn)后，使?fàn)顟B(tài)轉(zhuǎn)換圖最簡(jiǎn)。
三、狀態(tài)分配(狀態(tài)編碼)。由狀態(tài)轉(zhuǎn)換圖中的狀態(tài)數(shù)，確定所需要的觸發(fā)器個(gè)數(shù)n，若狀態(tài)數(shù)m時(shí)，則觸發(fā)器個(gè)數(shù)為：，n個(gè)觸發(fā)器可以有個(gè)狀態(tài)，當(dāng)狀態(tài)分配(狀態(tài)編碼)方案不合理時(shí)，設(shè)計(jì)出來(lái)的電路會(huì)復(fù)雜的多。通常，狀態(tài)分配以自然二進(jìn)制規(guī)律進(jìn)行分配。然后，畫出編碼后的狀態(tài)轉(zhuǎn)換圖。
四、選定觸發(fā)器的型號(hào)，列出現(xiàn)—次態(tài)狀態(tài)轉(zhuǎn)換、激勵(lì)要求和電路輸出狀態(tài)關(guān)系表，求出驅(qū)動(dòng)方程、輸出方程，畫出電路圖。(這一步和計(jì)數(shù)器設(shè)計(jì)時(shí)相同)。