上拉，就是把電位拉高，比如拉到vcc下拉，就是把電壓拉低，拉到gnd一般就是剛上電的時(shí)候，端口電壓不穩(wěn)定，為了讓他穩(wěn)定為高或低，就會用到上拉或下拉電阻。 有些芯片內(nèi)部集成了上拉電阻，所以外部就不用上拉電阻了。但是有一些開漏的，外部必須加上拉電阻。
常見各類技術(shù)資料上，有些技術(shù)規(guī)范寫道“無用的管腳不允許懸空狀態(tài)，必須接上拉或下拉電阻以提供確定的工作狀態(tài)”。這個(gè)提法基本是對的，但也不全對。下面詳細(xì)加以說明。
管腳上拉下拉電阻設(shè)計(jì)出發(fā)點(diǎn)有兩個(gè)：
一個(gè)是在正常工作或單一故障狀態(tài)下，管腳均不應(yīng)出現(xiàn)不定狀態(tài)，如接頭脫落后導(dǎo)致的管腳懸空；二是從功耗的角度考慮，就是在長時(shí)間的管腳等待狀態(tài)下，管腳端口的電阻上不應(yīng)消耗太多電流，尤其是對電池供電設(shè)備。
從抗擾的角度，信號端口優(yōu)選上拉電阻。上拉電阻時(shí)，在待機(jī)狀態(tài)下，源端輸入常為高阻態(tài)，如果沒有上拉電阻或下拉電阻，輸入導(dǎo)線呈現(xiàn)天線效應(yīng)，一旦管腳受到輻射干擾，管腳輸入狀態(tài)極容易被感應(yīng)發(fā)生變化。所以，這個(gè)電阻是肯定要加的。下一個(gè)問題就是加上拉還是下拉。
如果加了下拉，在平常狀態(tài)下，輸入表現(xiàn)為低電平，但輻射干擾進(jìn)來后，會通過下拉電阻瀉放到地，就會發(fā)生從low—high的一個(gè)跳變，產(chǎn)生誤觸發(fā)。相當(dāng)于一個(gè)乞丐，你給了他10萬元，他的生活方式就會從窮人到富人發(fā)生一個(gè)改變。
但如果加了上拉電阻，在平常狀態(tài)下，輸入表現(xiàn)為高電平，輻射干擾進(jìn)來后，如果低也沒關(guān)系，上拉電阻會將輸入端鉗位在高電平，如果輻射干擾強(qiáng)，超過了vcc的電平，導(dǎo)線上的高電平干擾會通過上拉電阻瀉放到vcc上去，無論怎樣干擾，都只會發(fā)生high—higher的變化，不會產(chǎn)生誤觸發(fā)。相當(dāng)于人家本來是一個(gè)富豪，你給了他10萬元，他的生活方式不會發(fā)生任何的改變。
圖1和圖2是干擾狀態(tài)下的電平示意圖。圖2中的低電平由vl變?yōu)関l+δv時(shí)，產(chǎn)生了從低電平到高電平的跳變，有可能使后級電路誤動作的風(fēng)險(xiǎn)。
下一個(gè)問題就是，確定了用上拉電阻后，是不是上拉電阻就可以隨便選了呢？答案當(dāng)然是“no”。（如圖3）
在前極輸出高電平時(shí)，vout輸出電流，u為高電平。有兩種情況：
a、當(dāng)i0>= i1+ i2
這種情況下，rl1和rl2兩個(gè)負(fù)載不會通過r取電流，因此對r阻值大小要求不高，通常4.7 kω<r<20 kω即可。此時(shí)r的主要作用是增加信號可靠性，當(dāng)vout連線松動或脫落時(shí)，抑制電路產(chǎn)生鞭狀天線效應(yīng)吸收干擾。
b、當(dāng)i0< i1+ i2
i0+i= i1+ i2
u=vcc-ir
u>=vhmin
由以上三式計(jì)算得出，r<=(vcc- vhmin)/i
其中，i0、i1、i2都是可以從datasheet查到的，i就可以求出來，vhmin也是可以查到的。
當(dāng)前極vout輸出低電平時(shí)，各管腳均為灌電流，則：
i’= i1’ + i2’ +i0’
u’ =vcc-i’ r
u’ <=vlmax
以上三式可以得出：r>=(vcc- vlmax)/i’
由以上二式計(jì)算出r的上限值和下限值，從中取一個(gè)較靠近中間狀態(tài)的值即可。注意，如果負(fù)載的個(gè)數(shù)大小不定的話，要按照最壞的情況計(jì)算，上限值要按負(fù)載最多的時(shí)候計(jì)算，下限值要按負(fù)載最少的計(jì)算。
另一種選擇方式是基于功耗的考慮。根據(jù)電路實(shí)際應(yīng)用時(shí)，輸出信號狀態(tài)的頻率或時(shí)間比選擇。若信號vout長期處于低電平，宜選擇下拉電阻；若長期處于高電平，宜選擇上拉電阻。為的是靜態(tài)電流小。
“設(shè)計(jì)永遠(yuǎn)是妥協(xié)與權(quán)衡的藝術(shù)”，至于最終選擇那種方案，設(shè)計(jì)師的技術(shù)決策還是很重要的。電路設(shè)計(jì)的魅力也就在于此。