所謂上，就是指高電平；所謂下，是指低電平。上拉，就是通過一個(gè)電阻將信號接電源，一般用于時(shí)鐘信號數(shù)據(jù)信號等。下拉，就是通過一個(gè)電阻將信號接地，一般用于保護(hù)信號。
這是根據(jù)電路需要設(shè)計(jì)的，主要目的是為了防止干擾，增加電路的穩(wěn)定性。
假如沒有上拉，時(shí)鐘和數(shù)據(jù)信號容易出錯(cuò)，畢竟，cpu的功率有限，帶很多bus線的時(shí)候，提供高電平信號有些吃力。
而一旦這些信號被負(fù)載或者干擾拉下到某個(gè)電壓下，cpu無法正確地接收信息和發(fā)出指令，只能不斷地復(fù)位重啟。
假如沒有下拉，保護(hù)電路極易受到外界干擾，使cpu誤以為被保護(hù)對象出問題而采取保護(hù)動(dòng)作，導(dǎo)致誤保護(hù)。
上拉下拉，要根據(jù)電路要求來設(shè)置。
上拉電阻一般是一端接電源，一端接芯片管腳的電路中的電阻，下拉電阻一般是指一端接芯片管腳一端接地的電阻。
如下圖的兩個(gè)bias resaitor 電阻就是上拉電阻和下拉電阻。圖中，上部的一個(gè)bias resaitor 電阻因?yàn)槭墙拥?，因而叫做下拉電阻，意思是將電路?jié)點(diǎn)a的電平向低方向（地）拉；同樣，圖中，下部的一個(gè)bias resaitor 電阻因?yàn)槭请娫矗ㄕ?，因而叫做上拉電阻，意思是將電路?jié)點(diǎn)a的電平向高方向（電源正）拉。當(dāng)然，許多電路中上拉下拉電阻中間的那個(gè)12k電阻是沒有的或者看不到的。我找來這個(gè)圖是rs－485/rs－422總線上的，可以一下子認(rèn)識上拉下拉的意思。但許多電路只有一個(gè)上拉或下拉電阻，而且實(shí)際中，還是上拉電阻的為多。
上拉下拉電阻的主要作用是在電路驅(qū)動(dòng)器關(guān)閉時(shí)給線路（節(jié)點(diǎn)）以一個(gè)固定的電平。
1 在rs－485總線中，它們的主要作用就是在線路所有驅(qū)動(dòng)器都釋放總線時(shí)讓所有節(jié)點(diǎn)的a－b端電壓在200mv或200mv以上（不考慮極性）。不然，如果接收器輸入端a和b間的電平低于±200mv（絕對值小于200mv)，接收器輸出的邏輯電平將被當(dāng)作所傳輸數(shù)據(jù)的末位而被接收起來，這樣顯然是極容易產(chǎn)生通訊錯(cuò)誤的。
2 最容易見到的上拉電阻應(yīng)當(dāng)是ne555電路7腳作為輸出用的時(shí)候。實(shí)際上，它和一個(gè)三極管的c極或mos管的d極有一個(gè)電阻接到電源＋上是一樣道理的。它的作用就是：當(dāng)管子（晶體管或mos管）輸入關(guān)斷電平時(shí)，c極或d極有一個(gè)高電平（空載時(shí)約等于電源電壓）；當(dāng)管子（晶體管或mos管）輸入導(dǎo)通電平時(shí)，c極或d極將與電源地（－）接通，因而有一個(gè)低電平。理想的應(yīng)為0v，但因?yàn)楣茏佑袑?dǎo)通電阻，因而有一定的電壓，不同的管子可能不一樣，相同的管子也可能因參數(shù)差異而小有差別，即便是真正的金屬接觸的電源開關(guān)，也是有接觸電阻/導(dǎo)通壓降（雖然不同電流下壓降不同）的；僅僅就導(dǎo)通而言，對于不同系列的集成電路來說，因?yàn)閼?yīng)用對象不同，導(dǎo)通后的輸出電壓有不同的規(guī)定，典型是ttl電平和cmos電平的不同。這方面超過了本問題的內(nèi)容，將日志里另外處理。
3 建議：自己實(shí)驗(yàn)或用仿真軟件看看。