時序邏輯設(shè)計法適用于plc各輸出信號的狀態(tài)變化有一定的時間順序的場合，在程序設(shè)計時根據(jù)畫出的各輸出信號的時序圖，理順各狀態(tài)轉(zhuǎn)換的時刻和轉(zhuǎn)換條件，找出輸出與輸入及內(nèi)部觸點(diǎn)的對應(yīng)關(guān)系，并進(jìn)行適當(dāng)簡化。一般來講，時序邏輯設(shè)計法應(yīng)與經(jīng)驗法配合使用，否則將可能使邏輯關(guān)系過于復(fù)雜。
(1)根據(jù)控制要求，明確輸入/輸出信號個數(shù)。
(2)明確各輸入和各輸出信號之間的時序關(guān)系，畫出各輸入和輸出信號的工作時序圖。
(3)將時序圖劃分成若干個時間區(qū)段，找出區(qū)段間的分界點(diǎn)，弄清分界點(diǎn)處輸出信號狀態(tài)的轉(zhuǎn)換關(guān)系和轉(zhuǎn)換條件
(4) plc的i/o、內(nèi)部輔助繼電器和定時器/計數(shù)器等進(jìn)行分配。
(5)列出輸出信號的邏輯表達(dá)式，根據(jù)邏輯表達(dá)式畫出梯形圖。
(6)通過模擬調(diào)試，檢查程序是否符合控制要求，結(jié)合經(jīng)驗設(shè)計法進(jìn)一步修改程序。