慣性測(cè)量裝置中，加速度計(jì)信號(hào)的檢測(cè)直接影響到慣性裝置的精度，因此提高測(cè)量加速度信號(hào)精度尤為重要。目前加速度計(jì)信號(hào)的檢測(cè)主要采用i／f變換檢測(cè)技術(shù)，測(cè)量精度高。但電路復(fù)雜，不適合慣性測(cè)量裝置的小型化，以及中低精度慣性器件的大批量生產(chǎn)。因此，這里提出一種基于a／d轉(zhuǎn)換器ads8482和tms320f28335的加速度計(jì)信號(hào)采集系統(tǒng)設(shè)計(jì)方案。
1、系統(tǒng)組成及主要器件介紹
圖l該信號(hào)采集系統(tǒng)的硬件組成框圖。采樣信號(hào)經(jīng)前級(jí)調(diào)理電路，以單端輸入方式輸入至a／d轉(zhuǎn)換器ads8482進(jìn)行采集。ads8482采用18位數(shù)據(jù)總線輸出，直接與tms320f28335數(shù)據(jù)線相連，電路的控制部分與引腳電平兼容，是由epm7128型cpld實(shí)現(xiàn)。采集到的數(shù)據(jù)通過(guò)dsp片上串口輸出。
ads8482型逐次比較a／d轉(zhuǎn)換器輸出數(shù)據(jù)總線方式可配置成8，16和18位。內(nèi)部提供采樣時(shí)鐘，其采樣吞吐率為lms／s。內(nèi)部提供4．096v的參考電壓，模擬信號(hào)輸入，全輸入差分范圍為±4．096v。tms320f28335型單精度浮點(diǎn)dsp主頻可達(dá)150mhz，內(nèi)核電壓1．9v，i／o電壓3．3v；片上帶有256kb的16位flash和34kb的16位saram，并有128位安全密碼鑰匙／鎖，保護(hù)flash防止固件反向工程。片上通訊端口豐富，集成有3個(gè)sci串口輸出通道，并帶有16字節(jié)的fifo，2個(gè)多通道m(xù)cbsp串口，2個(gè)增強(qiáng)型can，1個(gè)spi總線。還帶有16通道的12位a／d轉(zhuǎn)換器等資源。
2、系統(tǒng)硬件設(shè)計(jì)
2．1前級(jí)調(diào)理電路
本系統(tǒng)是針對(duì)加速度計(jì)信號(hào)采集而設(shè)計(jì)的。由于加速度計(jì)傳感器一般輸出的電流信號(hào)非常微弱，ads8482是電壓形式的a／d轉(zhuǎn)換器，因此前級(jí)電路需設(shè)計(jì)一個(gè)電流轉(zhuǎn)換電壓電路。采用運(yùn)放檢測(cè)電流有2種方法：一是利用電流在電阻上的壓降，再進(jìn)行電壓放大，但該方法所引入的電阻將破壞電路原來(lái)的狀態(tài)，造成測(cè)量誤差；二是運(yùn)放的失調(diào)電壓也被運(yùn)放放大帶入到后級(jí)電路。因此這里采用輸入電流直接接入運(yùn)放的反相輸入的求和點(diǎn)。如圖2所示。
該電路的誤差主要來(lái)自于運(yùn)放的輸入偏置電流，并和輸入電流iin相疊加引入后級(jí)電路。每一級(jí)模擬前端電路都會(huì)對(duì)已處理的信號(hào)增加噪聲和失真，則直接影響到a／d轉(zhuǎn)換器的精度，因此前級(jí)電路的運(yùn)放選用低噪聲，低偏置電壓和低偏置電流的op200配置設(shè)計(jì)。
2．2ads8482與tms320f28335接口及外圍電路
由于加速度計(jì)電流信號(hào)帶有極性，采用ads8482采集正負(fù)信號(hào)需要配置設(shè)計(jì)輸入的模擬電壓信號(hào)。由于ads8482的+in和-in引腳接收的輸入電壓為0～4．096v，不能輸入負(fù)電壓，因此選用ref3020參考電壓器件，其輸出的2．048v輸入至-in引腳，此參考電壓也為tms320f28335片上a／d轉(zhuǎn)換器提供參考電壓基準(zhǔn)。具體電路如圖3所示，電容c38用于濾除高頻噪音，以提高信噪比，adrfin為2．048v。模擬信號(hào)輸入與數(shù)字量輸出的關(guān)系是：引腳+in和-in的電壓差在-vref～+vref范圍內(nèi)，對(duì)應(yīng)的數(shù)字量在-131073～13l072。
a／d轉(zhuǎn)換器ads8482采用+5v的模擬電源（+va）和數(shù)字電源（+vdb）。引腳+vdb可直接連接至3v或5v電壓系統(tǒng)。而tms320f28335的i／o電壓為+3．3v，因此，ads8482的引腳+vdb必須設(shè)置成3．3v。該設(shè)計(jì)的參考基準(zhǔn)電壓引用片上輸出，數(shù)據(jù)總線配置成18位，一次讀操作模式。因此ads8482的busl8／16，byte引腳由cpld控制，全設(shè)置為o。其具體接口電路如圖4所示。
tms320f28335的xzcs6和xrdn讀信號(hào)經(jīng)cpld與門(mén)等設(shè)置連接到ads8482片選信號(hào)cs和讀信號(hào)rd上，因此0x100000～ox200000的任意一個(gè)地址都可對(duì)a／d轉(zhuǎn)換器進(jìn)行讀操作。ads8482的啟動(dòng)轉(zhuǎn)換信號(hào)convst經(jīng)cpld配置到dsp的一個(gè)i／o引腳，通過(guò)軟件程序控制啟動(dòng)a／d轉(zhuǎn)換器。ad-s8482轉(zhuǎn)換參考電壓利用片上參考電壓輸出作為輸入。將引腳refout連接到運(yùn)放的正輸入端，設(shè)計(jì)一個(gè)電壓跟隨環(huán)節(jié)，將輸出電壓直接連接到ads8482引腳的refin上。模擬信號(hào)進(jìn)入a／d采樣端前，用二極管進(jìn)行保護(hù)，防止輸入電壓過(guò)大，以免ads8482損壞。
3、軟件程序設(shè)計(jì)
tms320f28335上電通過(guò)檢測(cè)a12～a15電平來(lái)選擇工作模式，本程序是從片內(nèi)。flash啟動(dòng)，因此在cpld中將這些i／o接口設(shè)置為高電平。上電后先裝載，把flash中的程序搬移到片內(nèi)低16kbram中運(yùn)行。主程序完成數(shù)據(jù)讀取和處理運(yùn)算，并將處理后的數(shù)據(jù)用tms320f28335片上自帶的一路串口按4ms輸出至pc機(jī)，波特率配置成115．2kb／s，并使能串口16字節(jié)的fifo。圖5為程序主流程。
利用tyms320f28335中的定時(shí)器to，完成系統(tǒng)4ms定時(shí)和ads8482定時(shí)采數(shù)方式，每50μs發(fā)生一次定時(shí)器中斷。中斷函數(shù)部分采數(shù)代碼如下：
4、結(jié)束語(yǔ)
本文以ads8482型a／d轉(zhuǎn)換器與tms320f28335在加速度信號(hào)采集中應(yīng)用為基礎(chǔ)，詳細(xì)討論ads8482與tms320f28335的接口設(shè)計(jì)和工作原理，并提供該系統(tǒng)設(shè)計(jì)的部分硬件設(shè)計(jì)和軟件代碼。該設(shè)計(jì)方案也可用于其他高速數(shù)據(jù)采集，以及微弱信號(hào)檢測(cè)信號(hào)等場(chǎng)合。