邊沿觸發(fā)器的類型很多，有利用cmos傳輸門的邊沿觸發(fā)器、維持阻塞型觸發(fā)器，有利用門電路傳輸延遲時間的邊沿觸發(fā)器等。不管哪種類型的邊沿型觸發(fā)器，都能實現(xiàn)觸發(fā)器的次態(tài)僅僅取決于cp時鐘脈沖的下降沿（或上升沿）到達(dá)時刻輸入信號的狀態(tài)，而與其他時刻觸發(fā)器輸入信號的狀態(tài)無關(guān)。因此，邊沿型觸發(fā)器大大提高了工作的可靠性，增強了抗干擾能力。下面利用門電路傳輸延遲時間的邊沿觸發(fā)器為例，介紹邊沿觸發(fā)器的工作原理。
1、電路結(jié)構(gòu)和工作原理
圖1所示為利用門電路傳輸延遲時間的邊沿jk觸發(fā)器。
圖1 邊沿jk觸發(fā)器
由圖1可知，該電路由兩個與或非門g1、 g2和兩個與非門g3、g4組成。其中g(shù)1、 g2組成基本rs觸發(fā)器，g3、g4組成輸入控制電路。g3、g4門的傳輸延遲時間大于基本rs觸發(fā)器的翻轉(zhuǎn)時間。
當(dāng)cp=0時，g3、g4門被鎖定在高電平，輸入信號j、k被封鎖，即r=s=1。同時與門a、c被封鎖，基本rs觸發(fā)器通過與門b、d傳輸。此時由于r=s=1，因此基本rs觸發(fā)器狀態(tài)保持不變。即cp=0時，無論輸入端j、k狀態(tài)如何，觸發(fā)器保持原態(tài)不變。
當(dāng)cp=1時，g3、g4、a、c門均被打開，此時各門電路的輸出為
(1)
可見，當(dāng)cp=1時，不論輸入端j、k狀態(tài)如何，觸發(fā)器保持原態(tài)不變。
當(dāng)cp的上升沿到達(dá)時（cp從0跳轉(zhuǎn)為1的瞬間），門a、c首先被打開，由于g3、g4、傳輸延遲的存在，輸入端j、k的變化不影響g3、g4的輸出，s、r仍為1，此時觸發(fā)器狀態(tài)仍然保持原態(tài)。當(dāng)延遲過后，觸發(fā)器仍然保持原態(tài)不變，分析過程同cp=1時。因此，當(dāng)cp為上升沿時觸發(fā)器保持原態(tài)不變。
當(dāng)cp的下降沿到達(dá)時（cp從1跳轉(zhuǎn)為0的瞬間），由于cp直接加在g1、g2和門外側(cè)的兩個與門a、c上，門a、c首先被封鎖，其外側(cè)的兩個與門b、d的輸入端s、r則需要經(jīng)過一個傳輸延遲時間才能隨cp=0而變?yōu)?。因此，在s、r沒有變?yōu)椤?”之前，仍然保持cp下降前的值，即
設(shè)cp的下降沿到達(dá)前，觸發(fā)器的狀態(tài)為qn=0，=1，輸入端j=1，k=0，此時g3、g4的輸出為s=0，r=1。當(dāng)cp的下降沿到達(dá)的瞬間，g1門的兩個與門a、b各有一個輸入為零，故此時g1門的輸出qn+1=1。g1門的輸出反饋到g2的兩個輸入上，與門c的兩個輸入均為“1”，使g2門的輸出。g2門的輸出又反饋到g1門的輸入端。由于g3門的傳輸延遲時間足夠長，可以保證在s消失低電平之前，的低電平已經(jīng)反饋到了b門的輸入端，使g1門的輸出仍然保持高電平。當(dāng)g3、g4門延遲之后，g3、g4被封鎖，輸入端j、k的變化不再影響輸出，其輸出s=r=1，因此基本rs觸發(fā)器保持原態(tài)不變。
當(dāng)輸入端j、k取其他狀態(tài)的值時，其分析方法相同，請讀者自行分析。
利用上述分析方法，可以得到圖6-2-8 所示邊沿型jk觸發(fā)器的特性表如表1所示。其邏輯圖形符號如圖2所示。
圖2 邊沿jk觸發(fā)器的圖形符號
表1 沿jk觸發(fā)器的特性表
cp
j
k
qn
qn+1
×
×
×
×
qn
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
根據(jù)觸發(fā)時刻的不同，邊沿型觸發(fā)器又分為上升沿和下降沿觸發(fā)器兩種類型。如果觸發(fā)器是在時鐘脈沖cp的下降沿觸發(fā)，即為下降沿邊沿觸發(fā)器，邏輯符號中時鐘脈沖cp靠邊框處的圓圈表示下降沿觸發(fā)，符號“>”表示邊沿觸發(fā)類型。如果觸發(fā)器是在時鐘脈沖cp的上升沿觸發(fā)，即為上升沿邊沿觸發(fā)器，邏輯符號中時鐘脈沖cp靠邊框處沒有圓圈表示上升沿觸發(fā)。
2、動作特點
從上面的分析可知，邊沿觸發(fā)器的次態(tài)僅僅取決于時鐘脈沖cp的下降沿(或上升沿)到達(dá)時輸入端的邏輯狀態(tài)，而與其他時刻輸入端的狀態(tài)無關(guān)。這就是邊沿觸發(fā)器的動作特點。這一特點大大提高了觸發(fā)器的工作穩(wěn)定性和抗干擾能力，在數(shù)字電路中得到廣泛的應(yīng)用。
例1 在圖3所示的下降沿邊沿jk觸發(fā)器電路中，已知時鐘脈沖cp的波形和觸發(fā)器輸入端j、k的波形如圖3所示。試畫出觸發(fā)器輸出端q的波形。設(shè)觸發(fā)器的初始狀態(tài)為0。
圖3 例1圖