對(duì)組合邏輯電路的分析和設(shè)計(jì)，是在門電路的輸入、輸出信號(hào)處于穩(wěn)態(tài)的邏輯電平下進(jìn)行的，而沒有考慮門電路的傳輸延遲對(duì)電路工作情況的影響。實(shí)際上，當(dāng)輸入信號(hào)經(jīng)過不同的路徑傳輸?shù)酵粋€(gè)門電路時(shí)，由于信號(hào)所經(jīng)過的門電路的傳輸延時(shí)不同，或者所經(jīng)過的門電路的級(jí)數(shù)不同，導(dǎo)致信號(hào)到達(dá)匯合點(diǎn)門電路的時(shí)間不同，從而可能引起該門電路的輸出波形出現(xiàn)尖峰脈沖（干擾信號(hào)），這一現(xiàn)象稱為組合邏輯電路中的競爭-冒險(xiǎn)現(xiàn)象。
1、競爭-冒險(xiǎn)現(xiàn)象
首先看兩個(gè)簡單的例子。
在圖1（a）中，輸入信號(hào)a分別經(jīng)過兩條途徑到達(dá)輸出級(jí)與門電路：一條是直接達(dá)到與門；另一條是經(jīng)過非門后到達(dá)與門。所以組合邏輯電路的輸出為y=a。在穩(wěn)態(tài)邏輯電平的情況下，輸出y應(yīng)恒等于0。但由于非門電路存在著傳輸延時(shí)，信號(hào)到達(dá)與門的時(shí)間比a滯后△t，導(dǎo)致在與門輸出y的波形中出現(xiàn)了y=1的尖峰脈沖，如圖1（a）所示。顯然。這個(gè)尖峰脈沖不符合門電路在穩(wěn)態(tài)下的邏輯功能，因?yàn)樗窍到y(tǒng)內(nèi)部的一種噪聲。
圖1 組合邏輯電路中的競爭-冒險(xiǎn)現(xiàn)象
同理，在圖1（b）所示的電路中，由于非門存在著傳輸延時(shí)△t，使或門輸出y的波形中出現(xiàn)了y=0的尖峰脈沖。同樣，這個(gè)尖峰脈沖也不符合門電路穩(wěn)態(tài)下的邏輯功能。
由此可見，產(chǎn)生競爭-冒險(xiǎn)的原因是由于一個(gè)門的兩個(gè)互補(bǔ)的輸入信號(hào)分別經(jīng)過兩條不同的路徑傳輸，由于延遲時(shí)間不同，而到達(dá)的時(shí)間不同引起的。
在數(shù)字電路中，并不是所有的電路都會(huì)產(chǎn)生競爭-冒險(xiǎn)現(xiàn)象。不產(chǎn)生競爭-冒險(xiǎn)現(xiàn)象的電路工作的可靠性高，產(chǎn)生競爭-冒險(xiǎn)現(xiàn)象的電路工作的可靠性差，要提高這些電路工作的可靠性，就必須消除電路的競爭-冒險(xiǎn)現(xiàn)象。
消除競爭-冒險(xiǎn)現(xiàn)象的關(guān)鍵是判斷電路是否存在著競爭-冒險(xiǎn)現(xiàn)象，下面介紹競爭-冒險(xiǎn)現(xiàn)象的判斷方法，
2、競爭-冒險(xiǎn)現(xiàn)象的判斷方法
可采用代數(shù)法來判斷一個(gè)組合電路是否存在競爭-冒險(xiǎn)，方法如下。
寫出組合邏輯電路的邏輯表達(dá)式，當(dāng)某些邏輯變量取特定值（0或1）時(shí)，如果表達(dá)式能轉(zhuǎn)換為y=a或y=a+的形式，則該組合邏輯電路中存在著競爭-冒險(xiǎn)。
例1：判斷下列邏輯函數(shù)是否存在冒險(xiǎn)：
（1）
（2）
解：
（1）若輸入變量a=b=1，則有。因此，該電路存在冒險(xiǎn)。
（2）：如果令a=c=0，則有。因此，該電路存在冒險(xiǎn)。
競爭-冒險(xiǎn)對(duì)數(shù)字電路工作的可靠性有影響，消除競爭-冒險(xiǎn)的方法主要有引入封鎖脈沖、引入選通脈沖、接濾波電容或修改邏輯設(shè)計(jì)等。