1．結(jié)構(gòu)模型
電平異步時(shí)序邏輯電路的結(jié)構(gòu)框圖如圖1所示。它由邏輯門電路加反饋回路組成，利用反饋回路中的時(shí)延實(shí)現(xiàn)記憶功能。
圖1
圖中，x1，x2，…，xn為外部輸入信號(hào)；z1，z2，…，zm為外部輸出信號(hào)；y1，y2，…，yr為激勵(lì)狀態(tài)；y1，y2，…，yr為二次狀態(tài)；δt1，δt2，…，δtr為反饋回路中的時(shí)間延遲。
電路具有如下特點(diǎn)：
① 電路狀態(tài)的改變是由輸入信號(hào)電位的變化直接引起的。
② 電路的二次狀態(tài)和激勵(lì)狀態(tài)僅僅相差一個(gè)時(shí)間延遲，即二次狀態(tài)是激勵(lì)狀態(tài)延時(shí)后的再現(xiàn)。
③ 輸入信號(hào)的一次變化可能引起二次狀態(tài)多次變化。
④ 電路工作過(guò)程中存在穩(wěn)態(tài)和非穩(wěn)態(tài)。若激勵(lì)狀態(tài)y與二次狀態(tài)y相同，則電路處于穩(wěn)定狀態(tài)；若激勵(lì)狀態(tài)y與二次狀態(tài)y不同，則電路處于非穩(wěn)定狀態(tài)。非穩(wěn)定狀態(tài)出現(xiàn)在從一個(gè)穩(wěn)定狀態(tài)轉(zhuǎn)移到另一個(gè)穩(wěn)定狀態(tài)的過(guò)渡過(guò)程中，屬于暫態(tài)現(xiàn)象。
2．輸入信號(hào)約束
① 電平異步時(shí)序邏輯電路的輸入信號(hào)為電平信號(hào)。值得指出的是，它并不排斥輸入為脈沖信號(hào)。廣義地說(shuō)，可以把脈沖信號(hào)當(dāng)作是電平信號(hào)的一種特殊形式。
② 當(dāng)電路有多個(gè)輸入端時(shí)，不允許兩個(gè)或兩個(gè)以上輸入信號(hào)同時(shí)發(fā)生變化。
③ 僅當(dāng)電路處于穩(wěn)定狀態(tài)時(shí)，才允許輸入信號(hào)發(fā)生變化。
3．描述方法
① 流程表
流程表是一種按照卡諾圖的排列格式，反映電路輸出信號(hào)、激勵(lì)狀態(tài)與電路輸入信號(hào)、二次狀態(tài)之間關(guān)系的一種表格。在流程表的上方，按照代碼相鄰關(guān)系依次標(biāo)出一位輸入的所有取值組合，用以表示輸入信號(hào)的變化只能在水平方向作相鄰塊之間的移動(dòng)；在表格的左邊依次列出所有二次狀態(tài)。為了清晰地反映電路的穩(wěn)態(tài)和非穩(wěn)態(tài)，當(dāng)表中激勵(lì)狀態(tài)與對(duì)應(yīng)的二次狀態(tài)相同時(shí)，將激勵(lì)狀態(tài)加圈表示是穩(wěn)態(tài)，否則為非穩(wěn)態(tài)。
② 總態(tài)圖
總態(tài)是指電路輸入和二次狀態(tài)的組合，記作（x，y）。流程表中每一行和每一列的交叉點(diǎn)代表一個(gè)總態(tài)。總態(tài)圖是反映電路穩(wěn)定總態(tài)之間轉(zhuǎn)移關(guān)系及相應(yīng)輸出的一種有向圖。一個(gè)電平異步時(shí)序邏輯電路的功能是由該電路在輸入信號(hào)作用下，穩(wěn)定狀態(tài)之間的轉(zhuǎn)移關(guān)系及各時(shí)刻的輸出來(lái)體現(xiàn)的。總態(tài)圖能夠清晰地描述一個(gè)電路的邏輯功能。