組合邏輯電路的實(shí)現(xiàn)方式主要講了如何得到組合電路實(shí)現(xiàn)的三種基本結(jié)構(gòu)，包括“與非—與非結(jié)構(gòu)”“或非—或非結(jié)構(gòu)”“與或非結(jié)構(gòu)”。
與非—與非結(jié)構(gòu)
—若化簡(jiǎn)的結(jié)果是最簡(jiǎn)與或式，可以變換為與非—與非表達(dá)式。
也就是說(shuō)，與或表達(dá)式可以直接用與非—與非結(jié)構(gòu)來(lái)實(shí)現(xiàn)。
2.或非—或非結(jié)構(gòu)
—若化簡(jiǎn)的結(jié)果是最簡(jiǎn)或與式，可以變換為或非非—或非表達(dá)式。
也就是說(shuō)，或與表達(dá)式可以直接用或非—或非結(jié)構(gòu)來(lái)實(shí)現(xiàn)。
3.與或非結(jié)構(gòu)
—直接的化簡(jiǎn)結(jié)果，一般不會(huì)得到“與或非”表達(dá)式。得到與或非表達(dá)式有這樣幾種可能：
（1）反函數(shù)的與或表達(dá)式更簡(jiǎn)單時(shí)，可以使用與或非表達(dá)式。
（2）從選擇集成電路的實(shí)際出發(fā)，可能使用與或非結(jié)構(gòu)更合適。在實(shí)習(xí)具體電路時(shí)，有時(shí)候使用或非門(mén)也許更節(jié)省成本，或者說(shuō)使用與或非結(jié)構(gòu)就更合適。