oc門雖能實現(xiàn)多個門的輸出并聯(lián)使用，但由于在電源與門的輸出之間串入了較大的電阻，因此oc門的負(fù)載能力及工作速度都有所降低。
⑴用高阻抗?fàn)顟B(tài)實現(xiàn)多個ttl門輸出端并接
ttl與非門電路的v3和v4構(gòu)成推拉式輸出級。當(dāng)輸入數(shù)字信號，與非門處于正常工作狀態(tài)時，v3和v4同時處于截止?fàn)顟B(tài)，這就意味著兩個開關(guān)同時斷開，既不與電源vcc相連，也不與地相連，這時的ttl門具有高阻抗?fàn)顟B(tài)。顯然允許這樣的門電路輸出并接。這是從尋求新狀態(tài)來解決門的并聯(lián)使用問題。它較之oc門更簡單、工作速度高、負(fù)載能力強。在數(shù)字系統(tǒng)和計算機(jī)中都采用了這種方法。
⑵ttl三態(tài)門的實現(xiàn)
要使v3 與v4同時處于截止，即要求v3 與v4的基極同時加低電平。也就是與非門的輸入端若有一個為低電平，則v4必然截止；但是按原來電路結(jié)構(gòu)卻又必然使v3導(dǎo)通，達(dá)不到同時截止的要求。若能將v4基極也同接于低電平，v3與v4同時截止就能實現(xiàn)。圖1（a）所示三態(tài)門電路即為這樣的結(jié)構(gòu)。圖中e為控制端，a、b為數(shù)據(jù)輸入端。
圖1 三態(tài)門
(a)電路結(jié)構(gòu)；（b）高電平使能三態(tài)門符號；（c）低電平使能三態(tài)門符號。
在這個電路中，v3基極經(jīng)二極管vd連到e端。當(dāng)控制端e＝0時，v2和v4截止。同時，二極管vd正偏導(dǎo)通，將v3的基極鉗位在低電平，使v3也處于截止?fàn)顟B(tài)，從而實現(xiàn)了v3和v4同時截止。輸入端e為使能控制端，e＝0時與非門處于高阻狀態(tài)。此門的輸出除高電平、低電平之外，還有一個高阻狀態(tài)，故稱為三態(tài)輸出（three state簡稱ts）門。
圖1（a）電路在e＝1時為與非門的工作狀態(tài)，所以稱為控制端高電平有效（使能），其符號如圖1（b）；也可以設(shè)計為低電平有效的情況，其符號如圖1（c）所示，高電平控制的三態(tài)與非門的真值表如下
高電平使能的三態(tài)與非門真值表
e
a
b
y
0
x
x
高阻
1
0
0
1
0
1
1
1
0
1
1
1
0
三態(tài)的符號是在普通門符號輸出端的框內(nèi)加上“▽”。圖1中符號內(nèi)的“en”表示“使能關(guān)聯(lián)”控制端，若后有標(biāo)號（enm）則表示只對于標(biāo)號m的相應(yīng)端點有使能關(guān)系。
同oc門一樣，有各種不同邏輯功能的三態(tài)門，諸如三態(tài)與門，三態(tài)非門等。
⑶用三態(tài)門實現(xiàn)總線結(jié)構(gòu)
在數(shù)字系統(tǒng)或計算機(jī)中為減少連線數(shù)目，希望能在同一條導(dǎo)線上分時傳遞若干門路信號，這可以用三態(tài)門來實現(xiàn)。
當(dāng)三態(tài)門輸出端處于高阻狀態(tài)時，對整個電路系統(tǒng)如同沒把它們接入一樣。利用三態(tài)門的性質(zhì)可以實現(xiàn)不同設(shè)備與總線間的連接控制，這在計算機(jī)系統(tǒng)中尤為重要。如圖2所示，有三個設(shè)備a、b、c共用一條數(shù)據(jù)總線（bus），為了使電路能正常工作，必須使所有三態(tài)門在任何時刻只有一個門處于工作狀態(tài)，而其余門都處于高阻狀態(tài)。也就是說，對各個三態(tài)門采用分時控制的方法，使各三態(tài)門的控制端輪流為1，而且任何時刻僅有一個控制端為1，其他所有設(shè)備的控制信號為0，就能把各個門的輸出信號輪流送到總線上而互不干擾，這種聯(lián)接方式習(xí)慣上稱為總線結(jié)構(gòu)。
圖2 三態(tài)門的應(yīng)用
三態(tài)輸出門還經(jīng)常做成單輸入、單輸出的總線驅(qū)動器，并且輸入與輸出有同相和反相兩種類型。利用三態(tài)輸出門電路還能實現(xiàn)數(shù)據(jù)的雙向傳輸。