ttl電路是晶體管-晶體管邏輯電路的簡(jiǎn)稱。ttl邏輯門由若干晶體三極管、二極管和電阻組成。下面以典型ttl與非門為例對(duì)其結(jié)構(gòu)和原理作簡(jiǎn)單介紹。 圖0（a）是一個(gè)典型的ct54/74系列三輸入ttl與非門電路，與其對(duì)應(yīng)的邏輯符號(hào)如圖3.7（b）所示。
圖0 典型的ttl與非門電路及邏輯符號(hào)
（1）電路結(jié)構(gòu)
圖0（a）所示電路按虛線劃分為三部分：第一部分由多發(fā)射極晶體管t1和電阻r1組成輸入級(jí)，三個(gè)輸入信號(hào)通過(guò)多發(fā)射極晶體管t1的發(fā)射結(jié)實(shí)現(xiàn) “與”邏輯功能；第二部分由晶體管t2和電阻r2、r3組成中間級(jí)，由t2的集電極和發(fā)射極同時(shí)輸出兩個(gè)相位相反的信號(hào)分別控制t3和t5的工作狀態(tài)；第三部分由晶體管t3、d4、t4和電阻r4組成推拉式輸出級(jí)。輸入端的d1、d2、d3用于限制輸入端可能出現(xiàn)的負(fù)極性干擾信號(hào)，對(duì)晶體管t1起保護(hù)作用。
（2）工作原理
當(dāng)電路輸入端a、b、c全部接高電平（3.6v）時(shí)，t1的集電結(jié)、t2和t4的發(fā)射結(jié)導(dǎo)通，t3、d4截止。由于t2的發(fā)射極向t4提供足夠的基極電流，使t4處于飽和導(dǎo)通狀態(tài)，故輸出電壓vf≈0.3v，即“輸入全高，輸出為低”。通常將這種工作狀態(tài)稱為導(dǎo)通狀態(tài)，該狀態(tài)下的等效電路如圖1（a）所示。
圖1 ttl與非門導(dǎo)通和截至狀態(tài)下的等校電路
當(dāng)輸入端a、b、c中至少有一個(gè)接低電平（0.3v）時(shí)， t1對(duì)應(yīng)于輸入端接低電平的發(fā)射結(jié)導(dǎo)通，使t1的基極電位近似1v。該電壓不可能使t2和t4導(dǎo)通，所以t2、t4均截止。由于t2截止，電源vcc通過(guò)r2驅(qū)動(dòng)t3和d4管，使之工作在導(dǎo)通狀態(tài)，電路輸出電壓近似為3.6v，即“輸入有低，輸出為高”。通常將電路的這種工作狀態(tài)稱為截止?fàn)顟B(tài)，該狀態(tài)下的等效電路如圖1（b）所示。
綜合上述，當(dāng)輸入a、b、c均為高電平時(shí)，輸出為低電平；當(dāng)a、b、c中至少有一個(gè)為低電平時(shí)，輸出為高電平。假定高電平對(duì)應(yīng)邏輯值“1”，低電平對(duì)應(yīng)邏輯值“0”，則該電路實(shí)現(xiàn)了“與非”邏輯功能，即。