㈠ 下圖（a）為由4個(gè)維持阻塞d觸發(fā)器組成的4位右移位寄存器。4個(gè)d觸發(fā)器共用一個(gè)時(shí)鐘脈沖信號(hào)，因此為同步時(shí)序邏輯電路。數(shù)碼由最左邊的ff0的dr端串行輸入。
圖 由d觸發(fā)器組成的單向移位寄存器
（a） 右移位寄存器（b） 左移位寄存器
工作原理：
每一個(gè)觸發(fā)器的輸出→其右邊觸發(fā)器的輸入，則對(duì)應(yīng)每一個(gè)cp上升沿，數(shù)據(jù)右移一位。
右移位寄存器的狀態(tài)表：
移位脈沖
輸入數(shù)據(jù)
移 位 寄 存 器 中 的數(shù)
q0 q1 q2 q3
0
1
2
3
4
1
0
1
1
0 0 0 0
1 0 0 0
0 1 0 0
1 0 1 0
1 1 0 1
并行輸出方式：數(shù)碼由q3、q2、q1、q0取出
串行輸出方式：數(shù)碼從q3取出，但需要輸入4（觸發(fā)器的個(gè)數(shù)）+4（數(shù)碼位數(shù)）個(gè)移位脈沖才能從4位寄存器中取出存放的4位數(shù)碼1011。
㈡ 4位左移位寄存器。
電路圖見圖(b)所示,數(shù)碼由最右邊的ff3的d3端串行輸入。每一個(gè)觸發(fā)器的輸出→其左邊觸發(fā)器的輸入，
則對(duì)應(yīng)每一個(gè)cp上升沿，數(shù)據(jù)左移一位。