上拉電阻就是讓它在沒有輸出的情況下，保持高電位，并且不出現(xiàn)漂移現(xiàn)象。在有輸出的情況下，由于上拉電阻相對輸入電路來說，阻值很大，這樣在電阻兩端形成穩(wěn)定電壓后，就會有輸出。
他是怕你plc沒有準確的輸出，這是根據(jù)電路需要設(shè)計的，主要目的是為了防止干擾，增加電路的穩(wěn)定性。
對于正邏輯的plc（即24v的負極接plc輸入側(cè)的com）用集電極開路npn輸出型的編碼器，只加上拉電阻是不行的，原因為：編碼器輸出為1時（即編碼器內(nèi)的晶體管截止），雖然能提供+24v電源電壓給plc的輸入端，但集電極的負載電阻（r1）串在其中，使plc輸入點的電壓變?。浩漭斎腚妷?ui0.0 = 24×rf/(r1+rf), 即輸入給i0.0的脈沖的電壓幅度低于24v,不能使plc內(nèi)部計數(shù)器可靠計數(shù)。最好采用下右圖電路：用一pnp晶體管g3，其發(fā)射極接+24v，集電極接i0.0輸入端，基極串接一只10k 電阻接編碼器的輸出端。這樣連接plc就可正常工作。
上拉電阻就是把不確定的信號通過一個電阻鉗位在高電平，此電阻還起到限流的作用。同理，下拉電阻是把不確定的信號鉗位在低電平。上拉電阻是指器件的輸入電流，而下拉指的是輸出電流。
上拉電阻：
1、當ttl電路驅(qū)動coms電路時，如果ttl電路輸出的高電平低于coms電路的最低高電平（一般為3.5v），這時就需要在ttl的輸出端接上拉電阻，以提高輸出高電平的值。
2、oc門電路必須加上拉電阻，才能使用。
3、為加大輸出引腳的驅(qū)動能力，有的單片機管腳上也常使用上拉電阻。
4、在coms芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。
5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。
6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
上拉電阻阻值的選擇原則包括:
1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當足夠大；電阻大，電流小。
2、從確保足夠的驅(qū)動電流考慮應(yīng)當足夠??；電阻小，電流大。
3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮
以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理
對上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開關(guān)管特性和下級電路的輸入特性進行設(shè)定，主要需要考慮以下幾個因素：
1． 驅(qū)動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅(qū)動能力越強，但功耗越大，設(shè)計是應(yīng)注意兩者之間的均衡。
2． 下級電路的驅(qū)動需求。同樣以上拉電阻為例，當輸出高電平時，開關(guān)管斷開，上拉電阻應(yīng)適當選擇以能夠向下級電路提供足夠的電流。
3． 高低電平的設(shè)定。不同電路的高低電平的門檻電平會有不同，電阻應(yīng)適當設(shè)定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關(guān)管導(dǎo)通，上拉電阻和開關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門檻之下。
4． 頻率特性。以上拉電阻為例，上拉電阻和開關(guān)管漏源級之間的電容和下級電路之間的輸入電容會形成rc延遲，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。
下拉電阻的設(shè)定的原則和上拉電阻是一樣的。
oc門輸出高電平時是一個高阻態(tài)，其上拉電流要由上拉電阻來提供，設(shè)輸入端每端口不大于100ua,設(shè)輸出口驅(qū)動電流約500ua，標準工作電壓是5v，輸入口的高低電平門限為0.8v(低于此值為低電平)；2v(高電平門限值)。
選上拉電阻時：
500ua x 8.4k= 4.2即選大于8.4k時輸出端能下拉至0.8v以下，此為最小阻值，再小就拉不下來了。如果輸出口驅(qū)動電流較大，則阻值可減小，保證下拉時能低于0.8v即可。 plc
當輸出高電平時，忽略管子的漏電流，兩輸入口需200ua
200ua x15k=3v即上拉電阻壓降為3v，輸出口可達到2v，此阻值為最大阻值，再大就拉不到2v了。選10k可用。coms門的可參考
74hc系列.
設(shè)計時管子的漏電流不可忽略，io口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了（否則多余的電流喂給了級聯(lián)的輸入口，高于低電平門限值就不可靠了）
在數(shù)字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。
1. 電阻作用：
接電組就是為了防止輸入端懸空
減弱外部電流對芯片產(chǎn)生的干擾
保護cmos內(nèi)的保護二極管,一般電流不大于10ma
上拉和下拉、限流
1. 改變電平的電位，常用在ttl-cmos匹配
2. 在引腳懸空時有確定的狀態(tài)
3.增加高電平輸出時的驅(qū)動能力。
4、為oc門提供電流