下降沿觸發(fā)的jk觸發(fā)器
該電路在cp脈沖下降沿期間接收jk信號并完成狀態(tài)翻轉(zhuǎn)，靠的是內(nèi)部門電路延時時間差而實(shí)現(xiàn)的。
⑴ cp=0時，g3、g4輸出高電平，b、b’兩組與門封鎖，觸發(fā)器的狀態(tài)由a、a’兩組與門互鎖，狀態(tài)不會改變。
⑵ cp=1期間，由于b、b’與門其中的一個輸入為高電平，所以，只要有另一個也為高電平時，就可由b、b’與門互鎖觸發(fā)器的狀態(tài)，所以狀態(tài)不變。
⑶ cp從0跳到1期間，觸發(fā)器狀態(tài)由原a、a’互鎖轉(zhuǎn)換到由b、b’互鎖，觸發(fā)器的狀態(tài)也不變。
⑷ cp由1跳變到0期間，因g1、g2門的延時比g3、g4門長，使，狀態(tài)還來不及改變，形成了圖示等效電路，其中b、b’已被封鎖，由rs觸發(fā)器的特性方程得：。 可見，電路是一個下降沿觸發(fā)的觸發(fā)器。