在電子線路的分析計(jì)算中，經(jīng)常根據(jù)工程觀點(diǎn)，采用近似的計(jì)算方法。這是為了簡(jiǎn)化復(fù)雜的實(shí)際問(wèn)題，突出主要矛盾，使分析計(jì)算得以比較順利地進(jìn)行。在這里，過(guò)分追求嚴(yán)密，既無(wú)必要，也不可能。但是，近似計(jì)算又必須是合理的，必須滿足工程上對(duì)計(jì)算精度的要求。例如，在固定偏置的放大電路中，偏置電流如vcc=12v,vbeq=0.7v,則相對(duì)于vcc，在計(jì)算時(shí)完全可以略去vbeq，而認(rèn)為這樣做，計(jì)算誤差小于10%，滿足工程要求。但是，如果 是兩個(gè)數(shù)值較大而又比較接近的電流之差：此時(shí)第一個(gè)除式中的vbeq就不能忽略，而且兩個(gè)除式的計(jì)算都要比較精確，要有較多的有效數(shù)字位數(shù)，否則會(huì)得出不合理的結(jié)果。又如，在求兩個(gè)電阻并聯(lián)后的總電阻時(shí)，如果一個(gè)電阻比另一個(gè)大10倍以上，則可認(rèn)為總電阻近似等于較小的電阻，這樣的近似計(jì)算誤差也不大于10%。再如，在求放大電路的輸出電阻時(shí)，管子的rec往往是和一個(gè)比它小得多的電阻（例如rc）并聯(lián)。這時(shí)，因?yàn)閞ce>>rc，在并聯(lián)時(shí)rce就可略去 ，而認(rèn)為輸出電阻ro≈rc。但是，在晶體管恒流源中，如果略去管子的rce，則恒流源的輸出電阻ro→∞。在這里，rce是和一個(gè)無(wú)限大的電阻并聯(lián)，當(dāng)然就不能略去。一個(gè)電阻是否可忽略，要看它和其它電阻相比所起作用的大小。