現(xiàn)代集成電路采用精密復(fù)雜的電路來(lái)確保其開啟后進(jìn)入已知狀態(tài)，保留存儲(chǔ)器內(nèi)容，快速引導(dǎo)，并且在其關(guān)斷時(shí)節(jié)省功耗。本文分兩部分，提供有關(guān)使用上電復(fù)位和關(guān)斷功能的一些建議。
簡(jiǎn)介
許多ic 都包含上電復(fù)位(por)電路，其作用是保證在施加電源后，模擬和數(shù)字模塊初始化至已知狀態(tài)?；緋or功能會(huì)產(chǎn)生一個(gè)內(nèi)部復(fù)位脈沖以避免競(jìng)爭(zhēng)現(xiàn)象，并使器件保持靜態(tài)，直至電源電壓達(dá)到一個(gè)能保證正常工作的閾值。注意，此閾值電壓不同于數(shù)據(jù)手冊(cè)中給出的最小電源電壓。一旦電源電壓達(dá)到閾值電壓，por電路就會(huì)釋放內(nèi)部復(fù)位信號(hào)，狀態(tài)機(jī)開始初始化器件。在初始化完成之前，器件應(yīng)當(dāng)忽略外部信號(hào)，包括傳輸?shù)臄?shù)據(jù)。唯一例外是復(fù)位引腳（如有），它會(huì)利用por信號(hào)內(nèi)部選通。por電路可以表示為窗口比較器，如圖1 所示。比較器電平vt2在電路設(shè)計(jì)期間定義，取決于器件的工作電壓和制程尺寸。
por策略
比較器窗口通常由數(shù)字電源電平定義。數(shù)字模塊控制模擬模塊，數(shù)字模塊全面工作所需的電壓與模擬模塊工作所需的最小電壓相似，如圖2所示。
較高的vt2閾值對(duì)模擬模塊會(huì)更好，但若過(guò)于接近推薦最小電源電壓，當(dāng)電壓略微降低時(shí)，可能會(huì)意外觸發(fā)復(fù)位。如果器件包括獨(dú)立的模擬電源和數(shù)字電源，則避免故障的一種策略是增加一個(gè)por電路，使兩個(gè)模塊保持復(fù)位狀態(tài)，直至電源電壓高到足以確保電路正常工作。例如，在一種3v ic工藝中，vt1 ≈ 0.8 v，vt2 ≈ 1.6 v。
這些電壓會(huì)隨著制程以及其他設(shè)計(jì)偏移而變化，但它們是合理的近似值。閾值容差可以是20%或更大，某些舊式設(shè)計(jì)的容差高達(dá)40%。高容差與功耗相關(guān)。por必須一直使能，因此精度與功耗之間始終存在的取舍關(guān)系很重要；較高的精度會(huì)提高電路在待機(jī)模式下的功耗，而對(duì)功能性并無(wú)實(shí)際意義。
掉電檢測(cè)器
por 電路有時(shí)會(huì)集成一個(gè)掉電檢測(cè)器(bod)，用于防止電路在電壓非常短暫地意外降低時(shí)發(fā)生復(fù)位，從而避免故障。實(shí)際上，掉電電路給por模塊所定義的閾值電壓增加了遲滯，通常為300mv左右。bod保證，當(dāng)電源電壓降至vt2以下時(shí)，por不會(huì)產(chǎn)生復(fù)位脈沖，除非電源電壓降至另一閾值vbod以下，如圖3 所示。
掉電閾值電平足以保證數(shù)字電路保留信息，但不足以保證其正常工作。這樣，控制器可以在電源降至某一電平以下時(shí)中止活動(dòng)而不會(huì)讓整個(gè)器件都重新初始化，如果電源電平只是非常短暫地降低的話。
器件正確上電
實(shí)際的por電路比圖1 所示的簡(jiǎn)化版本要復(fù)雜得多，例如用mos晶體管代替電阻。因此，必須考慮寄生模型。另外，por電路需要一個(gè)啟動(dòng)模塊來(lái)產(chǎn)生啟動(dòng)脈沖，這在某些情況下可能會(huì)失效。其他重要考慮在以下內(nèi)容中說(shuō)明。
必須使用單調(diào)性電源，因?yàn)槿羰褂梅菃握{(diào)性電源，當(dāng)偏差接近任何閾值電平時(shí)，非單調(diào)性斜坡可能會(huì)引起問(wèn)題。較高的閾值偏差會(huì)引起同樣的非單調(diào)性序列對(duì)某一個(gè)元件有效，而對(duì)其他元件無(wú)效，如圖4 所示。
某些時(shí)候，即使斷開電源（禁用ldo），儲(chǔ)能電容也會(huì)保留一定的殘余電壓，如圖5 所示。此電壓應(yīng)盡可能小，以便保證電源能降至vt1 以下，否則por將無(wú)法正確復(fù)位，器件將無(wú)法正確初始化。
某些數(shù)據(jù)手冊(cè)給出了應(yīng)當(dāng)應(yīng)用于具有一個(gè)以上電源引腳的器件的推薦供電序列。遵守這個(gè)序列是很重要的。例如，想想一個(gè)具有兩個(gè)獨(dú)立電源的器件。推薦供電序列要求數(shù)字電源先于模擬電源供電（這是常規(guī)，因?yàn)閿?shù)字模塊控制模擬模塊，所以必須首先為數(shù)字模塊供電），該模塊必須首先初始化。哪個(gè)電源首先開始上升不重要，但數(shù)字電源必須先于模擬電源跨過(guò)閾值，如圖6 所示。如果電源之間的延遲為100 μs左右，則影響應(yīng)當(dāng)很小，器件應(yīng)能正確初始化。
由于內(nèi)部三極管寄生效應(yīng)，數(shù)百ms 的慢速電源斜坡可能會(huì)引起問(wèn)題。por 電路要在各種壓擺率下進(jìn)行評(píng)估，以保證其在正常電源條件下能正確工作。數(shù)據(jù)手冊(cè)會(huì)說(shuō)明是否需要快速電源斜坡（100 μs或更短）。
例如，對(duì)于用細(xì)電纜連接電源的電路板，不良的接地連接會(huì)具有高阻抗，它可能會(huì)在上電期間產(chǎn)生毛刺。另外，在某些電磁環(huán)境(eme)下，mos晶體管的寄生柵極電容可能會(huì)充電，導(dǎo)致晶體管不能正常工作，除非讓該電容放電。這可能引起por初始化失敗。
漂移和容差也需要考慮。某些情況下，電容等分立元件具有高容差（高達(dá)40%）和高漂移（隨溫度、電壓和時(shí)間的漂移）。此外，閾值電壓具有負(fù)溫度系數(shù)。例如，vt1 在室溫下為0.8v，在-40°c下為0.9 v，在+105°c 為0.7v。
現(xiàn)代集成電路采用精密復(fù)雜的電路來(lái)確保其開啟后進(jìn)入已知狀態(tài)，保留存儲(chǔ)器內(nèi)容，快速引導(dǎo)，并且在其關(guān)斷時(shí)節(jié)省功耗。本文分兩部分，提供有關(guān)使用上電復(fù)位和關(guān)斷功能的一些建議。
斷電還是關(guān)斷？
當(dāng)然是關(guān)斷！對(duì)這個(gè)問(wèn)題感到吃驚的人會(huì)大聲說(shuō)道。其他人可能會(huì)尋思二者有何差異。關(guān)斷模式常常會(huì)保留存儲(chǔ)器內(nèi)容，啟動(dòng)時(shí)間更短，漏電流超低，而如果切斷電源，這一切都不復(fù)存在。但是，假如不需要這些特性呢？設(shè)計(jì)人員會(huì)讓電源保持穩(wěn)定并使用關(guān)斷模式而浪費(fèi)電源嗎？為何不能簡(jiǎn)單地通過(guò)切斷電源來(lái)降低漏電流？關(guān)斷模式是否存在一些基本的深層次的要求？感到迷惑不解？請(qǐng)看下文。
誘惑與風(fēng)險(xiǎn)
現(xiàn)代系統(tǒng)包含豐富的特性，這是通過(guò)多層次的復(fù)雜設(shè)計(jì)實(shí)現(xiàn)的，常常涉及到不止一個(gè)芯片。功耗是很多應(yīng)用都關(guān)心的，諸如便攜式醫(yī)療設(shè)備，因此這些芯片常常包含一種或多種關(guān)斷模式。這些模式提供存儲(chǔ)器內(nèi)容保留、外設(shè)使用和快速開啟等特性，而消耗的電源電流非常少。另一種方法是完全關(guān)斷電源。這會(huì)完全切斷芯片的電源，不允許任何電流進(jìn)入電源引腳。雖然能夠降低功耗，但這種方法存在一些嚴(yán)重的副作用。
考慮一個(gè)包括多個(gè)芯片的復(fù)雜系統(tǒng)，這些芯片通過(guò)多路復(fù)用總線相連。如果該系統(tǒng)設(shè)計(jì)用于功耗受限的應(yīng)用，簡(jiǎn)單地切斷未在使用的芯片電源似乎有利可圖，尤其是在不需要關(guān)斷模式提供的其他特性的時(shí)候。切斷電源可降低漏電流，但沒(méi)有電源時(shí)，引腳對(duì)輸入信號(hào)可能起到低阻抗節(jié)點(diǎn)的作用，導(dǎo)致不可預(yù)測(cè)的操作和潛在的系統(tǒng)級(jí)威脅。雖然斷電選項(xiàng)可能很誘人，但關(guān)斷模式對(duì)復(fù)雜系統(tǒng)有著根本上的好處：它使各芯片處于已知的、希望的狀態(tài)，即使芯片在低功耗與高性能模式之間循環(huán)，也能維持安全可靠的操作。詳細(xì)情況可通過(guò)考察一個(gè)i/o節(jié)點(diǎn)來(lái)了解。
簡(jiǎn)單示例
圖7中的引腳連接到一個(gè)復(fù)用節(jié)點(diǎn)，其操作由一個(gè)經(jīng)驗(yàn)證的系統(tǒng)架構(gòu)設(shè)定。作為i/o引腳，它同時(shí)擁有輸入和輸出功能。
不考慮功率開關(guān)所用器件的問(wèn)題，斷開此芯片的電源（假設(shè)不需要任何芯片操作）將導(dǎo)致圖8所示的情況，芯片內(nèi)核到處都是未知狀態(tài)。在最壞情況下，浮置柵極輸出器件（mout, p 和mout, n）可能會(huì)在休眠時(shí)暴露于意想不到的外部電壓下。對(duì)于本例所示的cmos i/o，這可能產(chǎn)生一個(gè)經(jīng)由nmos漏極連接的對(duì)地低阻抗連接（紅色亮顯）。高電流將導(dǎo)致前一級(jí)的驅(qū)動(dòng)能力透支，從而損害芯片中的mos電路，甚至芯片本身。即使未損害系統(tǒng)，其性能也會(huì)降低。
關(guān)斷模式
關(guān)斷模式為芯片提供額外的一重保護(hù)，可防范上述意外工作狀況。實(shí)現(xiàn)方式會(huì)因不同的模式、產(chǎn)品系列和供應(yīng)商而異，但重點(diǎn)是在芯片內(nèi)核休眠時(shí)提供安全的i/o邊界，維持已知的、可信賴的低功耗狀態(tài)。好處是系統(tǒng)器件之間的i/o操作（例如通過(guò)系統(tǒng)級(jí)多路復(fù)用總線）不會(huì)威脅到休眠中的器件。一個(gè)實(shí)現(xiàn)方案是在低功耗模式下將i/o引腳置于高阻態(tài)，使連接到邊界引腳的內(nèi)部節(jié)點(diǎn)處于已精確定義的狀態(tài)。圖9 顯示了一個(gè)簡(jiǎn)化的實(shí)現(xiàn)方案。信號(hào)對(duì)內(nèi)部電路無(wú)影響，從根本上保證其安全。其他實(shí)現(xiàn)方案（例如淺休眠模式）也可以讓i/o外設(shè)保持上電，同時(shí)確保在關(guān)斷模式期間芯片外設(shè)與內(nèi)核之間的操作得到驗(yàn)證。這使得芯片在保持低功耗的同時(shí)，能夠處理激活狀態(tài)下的使用情形。此外，該系統(tǒng)降低了功率開關(guān)的成本；如若不然，將需要使用一個(gè)很大的低電阻器件，其漏電流和導(dǎo)通狀態(tài)功耗均會(huì)相當(dāng)大。
關(guān)斷模式因芯片和供應(yīng)商而異，因此，淺休眠模式之類名稱的含義并不總是相同。有些支持保留存儲(chǔ)器內(nèi)容，有些則提供更多的中斷數(shù)或其他類似特性。與完全斷電相比，這些模式的一個(gè)突出優(yōu)勢(shì)是可以縮短系統(tǒng)響應(yīng)時(shí)間。有些電路提供單獨(dú)的i/o電源和內(nèi)核電源。這種分離的一個(gè)優(yōu)點(diǎn)是，電路板設(shè)計(jì)人員可以切斷內(nèi)核電源以降低漏電流，而i/o 則保持上電。強(qiáng)烈建議一定要從產(chǎn)品數(shù)據(jù)手冊(cè)獲得準(zhǔn)確的詳細(xì)信息，確保所需的特性和保護(hù)方法受到產(chǎn)品的支持。
尺寸不斷縮小的影響
作為器件尺寸縮小的自然后果，現(xiàn)代ic工藝技術(shù)提供更高密度的封裝，使得關(guān)斷模式的優(yōu)化使用越來(lái)越重要。不過(guò)，這也降低了器件的壓力處理能力。例如，28nm 器件的柵極氧化物就比相應(yīng)的180nm 器件要薄。這樣，斷電模式下柵極電壓所施加的壓力更有可能損壞較小的器件。此外，布局相關(guān)的參數(shù)也可能導(dǎo)致尺寸較小的器件發(fā)生災(zāi)難性故障。
所有這些影響使得關(guān)斷模式對(duì)現(xiàn)代器件越來(lái)越有吸引力。現(xiàn)代芯片充盈著各種特性，包括成百上千萬(wàn)的元件；如果保持開啟，每個(gè)器件都可能產(chǎn)生漏電流。優(yōu)化特性使用并關(guān)斷芯片中不使用的部分，可以消除其中的大部分漏電流。然而用戶應(yīng)該確保供應(yīng)商明確支持這些模式，而不要試圖自行開發(fā)關(guān)斷功能。
更多情形
關(guān)于關(guān)斷的完整拼圖還缺幾片。如果同時(shí)切斷接地連接（這將形成另一條低阻抗路徑）會(huì)怎樣？這與直接驅(qū)動(dòng)i/o引腳而不使能電源的esd 情況相似，如果信號(hào)足夠強(qiáng)，可能會(huì)觸發(fā)esd 保護(hù)結(jié)構(gòu)，導(dǎo)致高電流流經(jīng)其他相連的i/o引腳，產(chǎn)生假上電情況。更有可能的情況是信號(hào)稍弱一點(diǎn)，但仍然強(qiáng)到足以通過(guò)一條路徑（如i/o箝位）抵達(dá)電源。信號(hào)可能無(wú)法觸發(fā)電源箝位，但會(huì)在電源上引起意想不到的虛電壓，從而造成未知工作狀態(tài)，具體情形取決于芯片的拓?fù)浣Y(jié)構(gòu)。任一情況下，如果電路狀態(tài)持續(xù)如此，則芯片可能受損，除非前一級(jí)已經(jīng)停止供應(yīng)高電流。如果信號(hào)強(qiáng)度不足以觸發(fā)i/o箝位，它仍可能會(huì)對(duì)所遇到的第一個(gè)晶體管施壓，長(zhǎng)時(shí)間操作后可能會(huì)損壞該晶體管。
如果斷開電源并拉低電源輸入呢？這種情況下，芯片無(wú)浮動(dòng)電源，不可能觸發(fā)任何esd 結(jié)構(gòu)，但pmos漏極電壓可能高于主體電壓，使漏極-主體二極管正偏。這樣，來(lái)自前一級(jí)的電流將經(jīng)過(guò)pmos 器件流至地，直至器件燒毀、前一級(jí)停止提供電流或設(shè)計(jì)人員注意到報(bào)警。
結(jié)論
本文討論了電路板上電時(shí)可能引發(fā)系統(tǒng)問(wèn)題的一些常見問(wèn)題，并說(shuō)明了保證電路板正確初始化的基本原則。電源常常被忽視，但其最終電壓精度和過(guò)渡行為均很重要。
關(guān)斷模式使得系統(tǒng)級(jí)響應(yīng)更快速、更安全，因而是不可缺少的特性，尤其是在考察復(fù)雜系統(tǒng)中的完整信號(hào)鏈時(shí)。如果器件之間的交互很有限，或者系統(tǒng)整體很簡(jiǎn)單，足以確保不會(huì)出現(xiàn)復(fù)雜情況，則可以考慮完全切斷電源。