74ls138是一種集成的3-8線譯碼器芯片。它的邏輯電路如圖1所示。
圖1 3.8線譯碼器的電路圖
從圖1可以看出，74ls138電路除了雙點(diǎn)畫線框內(nèi)的譯碼電路外，還包含了由gs門組成的控制電路部分。
74ls138有3個附加的控制端s0、s1、和s2。當(dāng)s0=1、時，gs輸出為高電平（1），譯碼器處于正常工作狀態(tài)；否則，譯碼器被禁止，所有的輸出被鎖定在高電平。這3個控制端又稱“片選”輸入端，利用片選的作用可以將多片連接起來以擴(kuò)展譯碼器的功能。
表1 74ls138譯碼器的邏輯功能表
輸入
輸出
s0
+
a2
a1
a0
y7
y6
y5
y4
y3
y2
y1
y0
0
×
×
×
×
1
1
1
1
1
1
1
1
×
1
×
×
×
1
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
1
1
1
0
1
0
0
0
1
1
1
1
1
1
1
0
1
1
0
0
1
0
1
1
1
1
1
0
1
1
1
0
0
1
1
1
1
1
1
0
1
1
1
1
0
1
0
0
1
1
1
0
1
1
1
1
1
0
1
0
1
1
1
0
1
1
1
1
1
1
0
1
1
0
1
0
1
1
1
1
1
1
1
0
1
1
1
0
1
1
1
1
1
1
1
從表1可以看出，輸入變量的每一組狀態(tài)對應(yīng)著一個輸出端的低電平0信號，因此當(dāng)輸出端輸出低電平0時，認(rèn)為該端有信號輸出，稱為輸出端為低電平有效，相應(yīng)地輸出變量的字母上面畫一短線。只有當(dāng)s0=1、時，譯碼器才處于工作狀態(tài)，否則譯碼器不工作，輸出端全部為高電平1。因此譯碼器工作時，，因此稱控制端、也為低電平有效，用字母上畫一短線表示。圖2所示為5-6-4的邏輯圖形符號，輸入、輸出端靠近方框外的小圓圈表示低電平有效。
圖2 74ls138邏輯符號
例1：試用兩片74ls138組成4-16線譯碼器，將輸入的4位二進(jìn)制代碼a3a2a1a0譯成16個獨(dú)立的低電平信號～。
解：由圖2可知，一片74ls138芯片只有3個代碼輸入端a2、a1、a0，想要對4位代碼進(jìn)行譯碼，必須用控制端來補(bǔ)充作為第4個代碼輸入端a3。
由74ls138的邏輯功能表1可知，控制端s0=1、時譯碼器才能工作，否則譯碼器不工作。因此，可以用第4個代碼輸入端a3作為高位端，通過該端的狀態(tài)分別控制兩片74ls138芯片的工作狀態(tài)。邏輯電路如圖3所示。
圖3 例1的邏輯電路圖
當(dāng)然，連線的方式不止這一種，請讀者自行分析。
由表1可知，當(dāng)s0=1、時，譯碼器處于工作狀態(tài)，而且若將a2、a1、a0作為3個邏輯輸入變量，則8個輸出端給出的就是這3個輸入變量的全部最小項(xiàng)，即
(1)
利用附加的門電路將這些最小項(xiàng)適當(dāng)?shù)亟M合起來，可以產(chǎn)生任何形式的三變量組合邏輯函數(shù)。
同理，由于n位二進(jìn)制譯碼器的輸出給出了n個變量的全部最小項(xiàng)，因此用n變量的二進(jìn)制譯碼器可以獲得任意形式的輸入變量不大于n的組合邏輯函數(shù)。
例2：試用3-8線譯碼器74ls138和門電路實(shí)現(xiàn)下列組合邏輯函數(shù)。
首先將給定的組合邏輯函數(shù)式化成最小項(xiàng)之和的形式，即
(2)
由圖1和式（1）可知，只要令74ls138的輸入a2=a，a1=b，a0=c，則它的輸出～就對應(yīng)著式中的～。
所以將式（2）化成最小項(xiàng)非的形式，即
(3)
上式表明，只要在74ls138的輸出端附加3個與非門就可以得到所要求的邏輯函數(shù)。電路的解法如圖圖4所示。
圖4 例3的電路圖