進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)時(shí)，通常需要考慮多方面的條件和要求，如設(shè)計(jì)的功能和性能要求，元器件的資源分配和設(shè)計(jì)工具的可實(shí)現(xiàn)性，系統(tǒng)的開(kāi)發(fā)費(fèi)用和成本等。雖然具體設(shè)計(jì)的條件和要求千差萬(wàn)別，實(shí)現(xiàn)的方法也各不相同，但數(shù)字系統(tǒng)設(shè)計(jì)還是具備一些共同的方法和規(guī)則。
1．分割準(zhǔn)則
自項(xiàng)向下等層次化設(shè)計(jì)方法，首先需要對(duì)系統(tǒng)功能進(jìn)行分割。分割過(guò)程中，若分割過(guò)粗，則不易用邏輯語(yǔ)言表達(dá)；分割過(guò)細(xì)，則帶來(lái)不必要的重復(fù)和繁瑣。掌握分割程度，可以遵循以下的原則：分割后最底層的邏輯塊應(yīng)適合用邏輯語(yǔ)言進(jìn)行表達(dá)；相似的功能應(yīng)該設(shè)計(jì)成共享的基本模塊；接口信號(hào)盡可能少；同層次的模塊之間，在資源和i/o分配上，盡可能平衡，以便結(jié)構(gòu)勻稱；?？斓膭澐趾驮O(shè)計(jì)，盡可能做到通用性好，易于移植
2．系統(tǒng)設(shè)計(jì)的可測(cè)性
在系統(tǒng)設(shè)計(jì)中，應(yīng)該同時(shí)考慮功能檢查和性能的測(cè)試，即系統(tǒng)可測(cè)性。一些有經(jīng)驗(yàn)的設(shè)計(jì)者會(huì)自覺(jué)地在設(shè)計(jì)系統(tǒng)的同時(shí)設(shè)計(jì)觀測(cè)電路，指示系統(tǒng)內(nèi)部的工作狀態(tài)。建立觀測(cè)電路應(yīng)遵循以下原則：具有系統(tǒng)的關(guān)鍵點(diǎn)信號(hào)，如時(shí)鐘、同步信號(hào)和狀態(tài)等信號(hào)；具有代表性的節(jié)點(diǎn)和線路上的信號(hào)等。
可測(cè)性的發(fā)展
邊界掃描測(cè)試（bst）架構(gòu)提供了在pcb上狹小的空間中高效的測(cè)試器件的能力。bst架構(gòu)使得器件在正常工作的情況下，可以不使用物理探針測(cè)試管腳連接情況和捕捉功能性的數(shù)據(jù)。器件當(dāng)中的邊界掃描單元迫使信號(hào)傳輸?shù)焦苣_中，或者從管腳和內(nèi)核邏輯中捕獲信號(hào)。測(cè)試數(shù)據(jù)串行移位進(jìn)入邊界掃描單元。捕捉得到的數(shù)據(jù)被串行移出器件，并且在外部和期望結(jié)果相比較。目前，在復(fù)雜數(shù)字系統(tǒng)中采用邊界掃描測(cè)試技術(shù)得到一定的應(yīng)用。
3．系統(tǒng)設(shè)計(jì)的重用性
1）設(shè)計(jì)者應(yīng)該盡可能采用同步電路進(jìn)行設(shè)計(jì)，系統(tǒng)中應(yīng)該有時(shí)鐘和復(fù)位信號(hào)。異步電路會(huì)造成較大延時(shí)和邏輯競(jìng)爭(zhēng)，容易引起系統(tǒng)的不穩(wěn)定，而同步電路則是按照統(tǒng)一的時(shí)鐘工作，穩(wěn)定性好。因此在設(shè)計(jì)時(shí)盡可能采用同步電路進(jìn)行設(shè)計(jì)，避免使用異步電路和鎖存器。在必須使用異步電路時(shí)，應(yīng)采取措施來(lái)避免競(jìng)爭(zhēng)和增加穩(wěn)定性。隨著fpga/cpld設(shè)計(jì)規(guī)模的逐漸增加，片上時(shí)鐘分布的質(zhì)量變得非常的重要，要充分有效的利用fpga/cpld專用的時(shí)鐘分布資源和使用方法，產(chǎn)生高扇出低畸變的時(shí)鐘信號(hào)。
2）fpga/cpld的結(jié)構(gòu)可以提供一定數(shù)量的片上存儲(chǔ)器塊。在fpga/cpld設(shè)計(jì)當(dāng)中，存儲(chǔ)器通常使用fpga/cpld芯片廠商支持的模塊或者是模塊發(fā)生器，在高速的sram（如350mhz）、零總線等待時(shí)間、大容量特點(diǎn)的存儲(chǔ)器在soc設(shè)計(jì)中推薦采用片外存儲(chǔ)器。可以通過(guò)如下3種方式實(shí)現(xiàn)分布式ram或者是塊狀ram：rtl描述；圖形例化；器件指定的存儲(chǔ)器編譯器。
3）復(fù)雜、系統(tǒng)級(jí)芯片需要各種標(biāo)準(zhǔn)的i/o接口。當(dāng)需要設(shè)計(jì)重用模塊時(shí)，選擇支持所需要i/o電壓標(biāo)準(zhǔn)的soc芯片。任何包含不同i/o標(biāo)準(zhǔn)的重用模塊應(yīng)該充分使用fpga結(jié)構(gòu)提供的i/o標(biāo)準(zhǔn)的優(yōu)點(diǎn)，并應(yīng)該對(duì)所需要的電壓標(biāo)準(zhǔn)做詳細(xì)的說(shuō)明。
4）編碼是數(shù)字系統(tǒng)設(shè)計(jì)者應(yīng)該給予足夠重視的一項(xiàng)工作。在進(jìn)行編碼時(shí)，應(yīng)該盡量用二進(jìn)制編碼方式，以提高編碼效率和資源的利用率，減少對(duì)器件插入線、輸出線、乘積項(xiàng)、寄存器等資源的消耗。對(duì)內(nèi)部狀態(tài)編碼，應(yīng)該盡量采用最短的編碼形式。除此之外，對(duì)編碼的結(jié)構(gòu)也需要進(jìn)行優(yōu)化并對(duì)無(wú)效編碼進(jìn)行相應(yīng)的處理。對(duì)于實(shí)際情況中不可能出現(xiàn)、但在編碼中存在的無(wú)效編碼，如果不會(huì)造成危害性結(jié)果，可以按任意態(tài)處理；對(duì)于會(huì)帶來(lái)危害的非法編碼，應(yīng)采取措施防止或引導(dǎo)到有效編碼狀態(tài)上來(lái)。
4．最優(yōu)化設(shè)計(jì)
由于可編程器件的邏輯資源、連接資源和i/o資源有限，器件的速度和性能也是有限的，用器件設(shè)計(jì)系統(tǒng)的過(guò)程相當(dāng)于求最優(yōu)解的過(guò)程。最優(yōu)化目標(biāo)有多種，設(shè)計(jì)中常見(jiàn)的最優(yōu)化目標(biāo)有：器件資源利用率最高；系統(tǒng)工作速度最快，即延時(shí)最??；布線最容易，即可實(shí)現(xiàn)性最好。具體設(shè)計(jì)中，各個(gè)最優(yōu)化目標(biāo)間可能會(huì)產(chǎn)生沖突，這時(shí)應(yīng)滿足設(shè)計(jì)的主要要求。
5．可靠性設(shè)計(jì)
可靠性是指“一個(gè)系統(tǒng)在一定的環(huán)境下，在所給定的時(shí)間內(nèi)能按照預(yù)定的要求完成一定功能的概率”。這個(gè)定義表明，如果系統(tǒng)中存在故障，但是只要它不影響正常功能的執(zhí)行和完成，系統(tǒng)仍然是“可靠”的。同時(shí)，“可靠性”是相對(duì)于一定的工作條件和工作時(shí)間范圍的。因此提高系統(tǒng)的可靠性，首先要提高元器件的質(zhì)量。但是，提高元器件質(zhì)量的方法同樣提高了系統(tǒng)成本。提高系統(tǒng)可靠性的另外一些辦法有：故障容錯(cuò)技術(shù)、編碼檢錯(cuò)技術(shù)、自檢測(cè)試技術(shù)和軟件容錯(cuò)技術(shù)等。