摘要：本文介紹了一種同步測周期計數(shù)器的設(shè)計，并基于該計數(shù)器設(shè)計了一個高精度的數(shù)字頻率計。文中給出了計數(shù)器的vhdl編碼，并對頻率計的fpga實現(xiàn)進行了仿真驗證，給出了測試結(jié)果。
在現(xiàn)代數(shù)字電路設(shè)計中，采用fpga結(jié)合硬件描述語言vhdl可以設(shè)計出各種復(fù)雜的時序和邏輯電路，具有設(shè)計靈活、可編程、高性能等優(yōu)點。本文將介紹一種基于fpga，采用同步測周期的方法來實現(xiàn)寬頻段高精度數(shù)字頻率計的設(shè)計。
圖1同步測周期計數(shù)器
同步測周期頻率計的原理
在數(shù)字頻率計中，測周期計數(shù)器是主要的電路，其功能是：使用標準時鐘以被測頻率信號的一個周期為時限進行脈沖計數(shù)。傳統(tǒng)的測周期計數(shù)器采用門控計數(shù)器來實現(xiàn)，即采用一個同被測頻率信號周期寬度相同的門控脈沖來控制計數(shù)器的計停。其缺點在于無法實現(xiàn)對被測信號的連續(xù)測周期計數(shù)。
本文設(shè)計的同步測周期計數(shù)器如圖1所示。圖中計數(shù)器的計數(shù)時鐘為clk0，頻率為f0；被測信號為clkx，頻率為fx。采用一個d觸發(fā)器對輸入的被測信號clkx進行同步，同步輸出為s0。在clk0的上升沿到來之前，如果clkx出現(xiàn)了上升跳變，則le信號變?yōu)楦唠娖剑嫈?shù)器ct的重載信號和鎖存器cout的使能信號有效。當clk0的上升沿到來時，計數(shù)器的計數(shù)值鎖存，同時計數(shù)器重載為1，重新開始計數(shù),le變?yōu)榈碗娖健Ｓ嫈?shù)器在其他時間里進行加1計數(shù)，鎖存器的值則保持不變。該測周期計數(shù)器能在clkx的每個上升沿之后輸出計數(shù)值，實現(xiàn)了對被測信號進行測周期計數(shù)，并始終輸出其一個周期的計數(shù)值，圖中cint端輸出一個clk0周期寬度的高脈沖，用于指示新的計數(shù)值鎖存。
圖2同步測周期數(shù)字頻率計
圖3頻率計cint的改進電路
設(shè)該計數(shù)器的測周期計數(shù)值為m0，由于同步測周期法的分辨率為一個標準時鐘周期，因此有：
該同步測周期計數(shù)器的測周期計數(shù)值zui小為2，要求被測信號高低電平的寬度大于一個標準時鐘周期。
基于上述同步測周期計數(shù)器，本文設(shè)計了如圖2所示的高精度數(shù)字頻率計。freq_div模塊是一個分頻器，對標準時鐘clk0進行系數(shù)為c0的分頻。頻率計采用了兩個同步測周期計數(shù)器同時工作，計數(shù)值輸出端口分別為cout和mout。為了避免由于同步測周期計數(shù)器中被測信號和標準時鐘不同步，le信號高電平的寬度不固定而造成的計數(shù)出錯，在實際應(yīng)用中，采取將被測信號先經(jīng)過一個d觸發(fā)器同步后再送入計數(shù)器的方法，以保證計數(shù)的可靠性，其計數(shù)值和頻率的關(guān)系仍滿足（1）式。設(shè)cout輸出的值為c，mout輸出的值為m，根據(jù)頻率計的結(jié)構(gòu)，對于其中以clkx為計數(shù)時鐘的計數(shù)器，由（1）式得：
同理，對于以clk0為計數(shù)時鐘的計數(shù)器，有：
根據(jù)兩個測周期計數(shù)器的計數(shù)值m、c，被測信號的頻率按下式計算得到
據(jù)（3）式，計算結(jié)果的zui大誤差為：
相對誤差為：
因此，只要使計數(shù)值c足夠大就可以保證頻率測量的精度。將（3）和（4）兩式相除并忽略小項得c和c0的關(guān)系如下：
給定c0，測周期計數(shù)值c的zui大可變范圍為：。因此，根據(jù)實際測量精度的要求，設(shè)定適當?shù)姆诸l器分頻系數(shù)c0，即可保證實際的測周期計數(shù)值c的大小在精度要求的范圍內(nèi)。對于上述的數(shù)字頻率計，如果增大分頻器分頻系數(shù)c0，提高測周期計數(shù)器的計數(shù)范圍，可實現(xiàn)對輸入信號寬頻段高精度的頻率測量。
圖4輸入被測信號周期為156ms時的仿真波形
數(shù)字頻率計的vhdl實現(xiàn)
上述的同步測周期數(shù)字頻率計在altera公司的fpga開發(fā)平臺quartusii中實現(xiàn)，模塊采用vhdl語言描述，具有通用性和可重用性。圖1中的同步測周期計數(shù)器的vhdl描述如下：
libraryieee;
useieee.std_logic_1164.all;
useieee.std_logic_unsigned.all;
useieee.std_logic_arith.all;
entityfreq_countis--實體定義
port（reset:instd_logic;
clk0:instd_logic;
clkx:instd_logic;
cint:outstd_logic;
cout:outstd_logic_vector（23downto0））;
endentityfreq_count;
architecturearoffreq_countis
signals0:std_logic;
signalct:std_logic_vector（23downto0）;
begin
p0:process（reset,clk0）
--計數(shù)器進程
begin
ifreset='0'then
s0<='0';
cint<='1';
cout<=conv_std_logic_vector（0,24）;
else
ifclk0'eventandclk0='1'then
s0<=clkx;
ifs0='0'andclkx='1'then
cout<=ct;
cint<='0';
ct<=conv_std_logic_vector（1,24）;
else
cint<='1';
ct<=ct+1;
endif;
endif;
endif;
endprocessp0;
endar;
測周期計數(shù)值m、c分別由mout和cout端口輸出，通過一定的接口由微處理器或其他的數(shù)據(jù)處理模塊獲取，進行頻率的計算和顯示，根據(jù)實際的應(yīng)用情況設(shè)計輸出接口，這里不再詳述。當頻率計新一輪的測周期計數(shù)完成后，計數(shù)器通過cint和mint信號指示處理單元來獲取數(shù)據(jù)，其高電平脈沖的寬度為一個計數(shù)時鐘周期。當計數(shù)時鐘頻率很高時，一些慢速的單片機可能無法捕獲，因此（以cint信號為例）增加如圖3所示的電路。cint上升沿使d觸發(fā)器輸出引腳cdone置0，通知單片機取數(shù)，單片機讀結(jié)果時，相應(yīng)的地址信號和讀信號有效使圖中的cint_set有效，cdone被復(fù)位為1，等待下一次cint脈沖的出現(xiàn)。通過該電路，慢速單片機就可以捕獲頻率計計數(shù)完成的指示信號。
為了使頻率計的設(shè)計更加靈活，頻率計中分頻器的分頻系數(shù)也可改為由外部輸入。在頻率計運行期間，由外部控制器設(shè)置不同的分頻系數(shù)c0，這樣可實現(xiàn)更寬范圍的頻率測量。
頻率計的仿真驗證
上述數(shù)字頻率計的vhdl設(shè)計在altera公司的quartusii開發(fā)平臺下進行了編譯和仿真，圖4是在clk0輸入10mhz方波，clkx輸入周期為156ms（頻率為6.41khz）方波，分頻系數(shù)c0取15000時的仿真波形。
本文采用altera公司的fpgaflex10k10lc84-4來實現(xiàn)上述的頻率計，計數(shù)器計數(shù)值的處理和顯示由51單片機來完成，同步測周期數(shù)字頻率計的參數(shù)和測試結(jié)果是：計數(shù)器寬度為24bit；分頻系數(shù)c0取106；計數(shù)時鐘頻率f0為1mhz；fpga邏輯單元的使用比例為41%；測量的頻率范圍是1hz
結(jié)語
本文設(shè)計的同步測周期計數(shù)器能夠直接對被測信號進行連續(xù)的測周期計數(shù)，可以在許多頻率測量的設(shè)計中取代門控計數(shù)器，使設(shè)計更加靈活。文中采用兩個同步測周期計數(shù)器設(shè)計的數(shù)字頻率計，無需選擇量程便可實現(xiàn)寬頻段高精度的頻率測量，并在fpga中實現(xiàn)了系統(tǒng)集成。