avo、rid對(duì)運(yùn)算電路的影響
前面討論的基本運(yùn)算電路中，將集成運(yùn)放看成理想的，而實(shí)際的集成運(yùn)放并非如此。因此，實(shí)際工作情況與理想化分析所得的結(jié)論之間必然存在誤差，即產(chǎn)生了運(yùn)算誤差。
圖 1 差分輸入電路
集成運(yùn)放的avd和rid為有限值時(shí)，對(duì)運(yùn)算電路將引起誤差，現(xiàn)以圖1所示的運(yùn)算放大電路為例來討論，用圖2電路來等效，
由此可列出如下方程
圖2 avd、rid產(chǎn)生運(yùn)算誤差電路
解之可得
其中
當(dāng)vs2=0，圖1即為反相比例運(yùn)算電路。為
通常用avdridr1>>rf(r1+r2+rid)，利用近似公式（|x|<<1時(shí) ）上式可化簡(jiǎn)為
閉環(huán)電壓增益
反相比例運(yùn)算電路的理想閉環(huán)增益為
由此可得相對(duì)誤差
上式說明，avd和rid越大，avf越接近理想值，產(chǎn)生的誤差也越小。按類似方法可以分析同相比例運(yùn)算電路。
共模抑制比kcmr對(duì)運(yùn)算電路的影響
以同相運(yùn)算放大電路為例，集成運(yùn)放的共模抑制比kcmr為有限時(shí)，對(duì)運(yùn)算電路引起的誤差近似為
由此可見，avd和kcmr越大，誤差越小，avf越接近理想情況下的值。
誤差推導(dǎo)過程
由圖1的電路有
差模輸入電壓為
共模輸入電壓為
運(yùn)算放大電路總的輸出電壓為
理想情況下， ，由此求得相對(duì)誤差
式中 為電壓反饋系數(shù)。通常 ， ，
因此上式簡(jiǎn)化為
輸入失調(diào)電壓、輸入失調(diào)電流對(duì)運(yùn)算電路的影響
輸入失調(diào)電壓vio、輸入失調(diào)電流iio不為零時(shí)，運(yùn)算電路的輸出電壓將產(chǎn)生誤差。根據(jù)vio和iio的定義，將運(yùn)放用圖1來等效，其中小三角符號(hào)內(nèi)代表理想運(yùn)放。
利用戴維南定理和諾頓定理可將兩輸入端化簡(jiǎn)，如圖2所示，則
因?yàn)?，有 ，則由上兩式求出
由于電路中兩輸入端均接地，在vio、iib和iio作用下，產(chǎn)生的輸出電壓vo即是絕對(duì)誤差。
若r2=r1//rf，由iib引起的誤差可以消除，輸出電壓變?yōu)?br>由上式可見， 和r2越大，vio和iio引起的輸出誤差電壓也越大。
當(dāng)用作積分運(yùn)算時(shí)，因電容c代替rf，輸出誤差電壓為
則
由上式可見，積分時(shí)間常數(shù)t=r1c越小或積分時(shí)間越長(zhǎng)，誤差越大。減小誤差的辦法是選用失調(diào)及溫漂小的高精度、超高精度運(yùn)放，或?qū)r(shí)間常數(shù)適應(yīng)選大些。也可以在輸入級(jí)加調(diào)零電位器或在輸入端加一補(bǔ)償電壓或補(bǔ)償電流，以抵消vio和iio的影響，使vo(t)為零。