20世紀(jì)90年代初，由于個人電腦、無繩電話和高速數(shù)據(jù)傳輸設(shè)備的發(fā)展需求，電子工業(yè)經(jīng)歷了巨大的飛躍。為了贏得商業(yè)上的競爭，生產(chǎn)商的產(chǎn)品迫切需要追求高功能、優(yōu)品質(zhì)、低成本、微功耗和微小尺寸封裝。為此，生產(chǎn)商必須采用少量的ic器件和面積盡可能小的pcb板來研制高集成化的復(fù)雜系統(tǒng)。亞微米半導(dǎo)體工藝、pcb表面安裝技術(shù)的發(fā)展支持了產(chǎn)品的集成化程度的進(jìn)步。但是，在給定電子設(shè)計(jì)自動化(eda)工具的條件下，隨著產(chǎn)品上市周期的縮短、設(shè)計(jì)復(fù)雜程度的增加，影響生產(chǎn)商開發(fā)的瓶頸問題就是其設(shè)計(jì)能力，這個狀況實(shí)際上孕育著對現(xiàn)代設(shè)計(jì)方法和現(xiàn)代測試方法的普遍需求。系統(tǒng)的關(guān)鍵電路用一片或幾片專用集成電路（application specific integrated circuits --asic）實(shí)現(xiàn)，芯片設(shè)計(jì)必然涉及系統(tǒng)內(nèi)容，系統(tǒng)設(shè)計(jì)必須考慮芯片設(shè)計(jì)，這些專用集成電路是由系統(tǒng)和電路設(shè)計(jì)師親自參與設(shè)計(jì)的，直到完成電路到芯片版圖的設(shè)計(jì)，再交由ic工廠投片生產(chǎn)加工，或者是用高密度可編程邏輯器件通過編程的方式來實(shí)現(xiàn)。
高密度可編程邏輯器件可編程邏輯芯片經(jīng)歷了pal(programmable array logic)、gal(generic array logic)、cpld(complex programmable logic device)和fpga (field programmable gate array)幾個發(fā)展階段。半導(dǎo)體工藝已經(jīng)由微米發(fā)展到深亞微米，集成度由最初的幾十門發(fā)展到現(xiàn)在的數(shù)百萬門。cpld和fpga都是高密度現(xiàn)場可編程邏輯芯片，能夠?qū)⒋罅窟壿嫻δ芗捎谝粋€單片集成電路中，雖然半定制和全定制的專用集成電路也能夠?qū)⒋罅窟壿嫻δ芗捎谝粋€單片集成電路中，但cpld和fpga具有更多的靈活性：既適用于批量產(chǎn)品短研制周期、小批量產(chǎn)品開發(fā)，也可用于大批量產(chǎn)品的樣品研制。設(shè)計(jì)人員在實(shí)驗(yàn)室通過開發(fā)工具就可以制作出自己的芯片，而不用芯片制造商來完成。同時，因其項(xiàng)目開發(fā)所需前期工程費(fèi)用低的特點(diǎn)，受到應(yīng)用電子系統(tǒng)開發(fā)人員的青睞。
與采用ssi/msi標(biāo)準(zhǔn)器件構(gòu)成pcb板級設(shè)計(jì)相比，cpld和fpga具有很大的靈活性，因?yàn)閟si/msi標(biāo)準(zhǔn)器件集成度低，功能有限，靈活性差，構(gòu)成的pcb板級設(shè)計(jì)，存在大量芯片間的連線，且要采用各種不同功能的芯片，導(dǎo)致系統(tǒng)可靠性差，費(fèi)用高，功耗高，體積大，任何邏輯改動必須采用跳線或鉆孔的方式，如果pcb板的生產(chǎn)量很大，則必須重新設(shè)計(jì)，這必然導(dǎo)致前期投資的大大提高，并使產(chǎn)品上市時間推遲，而采用cpld和fpga則不同，其pcb板依然可用，無須破壞板上的連線結(jié)構(gòu)，只需修改cpld和fpga內(nèi)部的連接關(guān)系就可修改邏輯功能。
與采用微處理器構(gòu)成的系統(tǒng)相比，cpld和fpga也具有明顯的優(yōu)點(diǎn)，因?yàn)槲⑻幚砥飨到y(tǒng)用軟件配置來實(shí)現(xiàn)功能，在某些場合下，其速度太低，滿足不了要求。此外，這類系統(tǒng)開發(fā)費(fèi)用高，而且還要用ssi/msi設(shè)計(jì)相應(yīng)的接口電路。
采用不同的技術(shù)路線生產(chǎn)的可編程邏輯器件具有不同的結(jié)構(gòu)。cpld器件是全局互聯(lián)的，特有的pia全局金屬互連導(dǎo)線可以作延時預(yù)測，易于控制時序邏輯。而fpga器件是陣列結(jié)構(gòu)，內(nèi)部資源是分段互聯(lián)的，其延時不可預(yù)測，只有編程完畢后才能實(shí)際測量。cpld和fpga建立內(nèi)部可編程邏輯連接關(guān)系的編程技術(shù)有三種：基于反熔絲技術(shù)的器件只允許對器件編程一次，編程后不能修改。其優(yōu)點(diǎn)是集成度、工作頻率和可靠性都很高，適用于電磁輻射干擾較強(qiáng)的惡劣環(huán)境。基于eeprom存儲器技術(shù)的可編程邏輯芯片能夠重復(fù)編程多次，系統(tǒng)掉電后編程信息也不會丟失。
編程方法分為在編程器上編程和用下載電纜編程。用下載電纜編程的器件，只要先將器件裝焊在印刷電路板上，通過pc、sun工作站、ate(自動測試儀)或嵌入式微處理器系統(tǒng)，就能產(chǎn)生標(biāo)準(zhǔn)5v或3.3v或2.5v邏輯電平編程信號，稱為isp(in system programmable)方式編程，調(diào)試和維修也很方便?；趕ram技術(shù)的器件編程數(shù)據(jù)存儲于器件的ram區(qū)中，使之具有用戶設(shè)計(jì)的功能。在系統(tǒng)不加電時，編程數(shù)據(jù)存儲在eprom、硬盤、或軟盤中。系統(tǒng)加電時將這些編程數(shù)據(jù)即時寫入可編程器件，從而實(shí)現(xiàn)板級或系統(tǒng)級的動態(tài)配置。這種方式稱icr(in circuit reconfigurable)。