首先來分析下圖所示電路的工作情況，可以建立競(jìng)爭(zhēng)冒險(xiǎn)的概念。
在圖中，與門g2的輸入是ａ和兩個(gè)互補(bǔ)信號(hào)。由于g1的延遲，的下降沿要滯后于ａ的上升沿，因此在很短的時(shí)間間隔內(nèi)，g2的兩個(gè)輸入端都會(huì)出現(xiàn)高電平，致使它的輸出出現(xiàn)一個(gè)高電平窄脈沖（它是按邏輯設(shè)計(jì)要求不應(yīng)出現(xiàn)的干擾脈沖），見圖中的波形部分所示。與門g2的２個(gè)輸入信號(hào)分別由g1和ａ端兩個(gè)路徑在不同的時(shí)刻到達(dá)的現(xiàn)象，通常稱為競(jìng)爭(zhēng)，由此而產(chǎn)生輸出干擾脈沖的現(xiàn)象稱為冒險(xiǎn)。
下面進(jìn)一步分析組合邏輯電路產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因。
設(shè)有一個(gè)邏輯電路如上圖所示，其工作波形如下圖所示。它的輸出邏輯表達(dá)式為。由此式可知,當(dāng)ａ和ｂ都為1時(shí)，l＝1，與c的狀態(tài)無關(guān)。但是，由波形圖可以看出，在ｃ由１變０時(shí)，ｃ由０變１有一延遲時(shí)間，在這個(gè)時(shí)間間隔內(nèi),g2和g3的輸出ａｃ和同時(shí)為０，而使輸出出現(xiàn)一負(fù)跳變的窄脈沖，即冒險(xiǎn)現(xiàn)象。這是產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因之一，其他原因這里不作詳述。
由以上分析可知，當(dāng)電路中存在由反相器產(chǎn)生的互補(bǔ)信號(hào)，且在互補(bǔ)信號(hào)的狀態(tài)發(fā)生變化時(shí)可能出現(xiàn)冒險(xiǎn)現(xiàn)象。