計(jì)數(shù)器是數(shù)字系統(tǒng)中用得較多的基本邏輯器件。它不僅能記錄輸入時(shí)鐘脈沖的個(gè)數(shù)，還可以實(shí)現(xiàn)分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列等。例如，計(jì)算機(jī)中的時(shí)序發(fā)生器、分頻器、指令計(jì)數(shù)器等都要使用計(jì)數(shù)器。
計(jì)數(shù)器的種類很多。按時(shí)鐘脈沖輸入方式的不同，可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器；按進(jìn)位體制的不同，可分為二進(jìn)制計(jì)數(shù)器和非二進(jìn)制計(jì)數(shù)器；按計(jì)數(shù)過程中數(shù)字增減趨勢的不同，可分為加計(jì)數(shù)器、減計(jì)數(shù)器和可逆計(jì)數(shù)器。
1、二進(jìn)制異步計(jì)數(shù)器
1.二進(jìn)制異步加計(jì)數(shù)器
(1)電路結(jié)構(gòu)
以三位二進(jìn)制異步加法計(jì)數(shù)器為例，如圖1所示。該電路由3個(gè)上升沿觸發(fā)的d觸發(fā)器組成，具有以下特點(diǎn):每個(gè)d觸發(fā)器輸入端接該觸發(fā)器q 端信號，因而q n＋1＝q n，即各d觸發(fā)器均處于計(jì)數(shù)狀態(tài);計(jì)數(shù)脈沖加到最低位觸發(fā)器的c端，每個(gè)觸發(fā)器的q 端信號接到相鄰高位的c端。
圖1 3位二進(jìn)制異步加計(jì)數(shù)器
(2)原理分析
假設(shè)各觸發(fā)器均處于0態(tài)，根據(jù)電路結(jié)構(gòu)特點(diǎn)以及d觸發(fā)器工作特性，不難得到其狀態(tài)圖和時(shí)序圖，它們分別如圖2和圖3所示。其中虛線是考慮觸發(fā)器的傳輸延遲時(shí)間tpd后的波形。
圖2 圖1所示電路的狀態(tài)圖
圖3 圖1所示電路的時(shí)序圖
由狀態(tài)圖可以清楚地看到，從初始狀態(tài)000(由清零脈沖所置)開始，每輸入一個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)器的狀態(tài)按二進(jìn)制遞增（加1），輸入第8個(gè)計(jì)數(shù)脈沖后，計(jì)數(shù)器又回到000狀態(tài)。因此它是23進(jìn)制加計(jì)數(shù)器，也稱模八（m=8）加計(jì)數(shù)器。
從時(shí)序圖可以清楚地看到q0，q1,q2的周期分別是計(jì)數(shù)脈沖（cp）周期的2倍，4倍、8倍，也就是說q0,q1,q2,分別對cp波形進(jìn)行了二分頻，四分頻，八分頻，因而計(jì)數(shù)器也可作為分頻器。
需要說明的是，由圖3中的虛線波形可知，在考慮各觸發(fā)器的傳輸延遲時(shí)間tpd時(shí),對于一個(gè)n 位的二進(jìn)制異步計(jì)數(shù)器來說，從一個(gè)計(jì)數(shù)脈沖（設(shè)為上升沿起作用）到來,到n 個(gè)觸發(fā)器都翻轉(zhuǎn)穩(wěn)定,需要經(jīng)歷的最長時(shí)間是ntpd ，為保證計(jì)數(shù)器的狀態(tài)能正確反應(yīng)計(jì)數(shù)脈沖的個(gè)數(shù),下一個(gè)計(jì)數(shù)脈沖（上升沿）必須在ntpd 后到來，因此計(jì)數(shù)脈沖的最小周期tmin＝ntpd 。
2.二進(jìn)制異步減計(jì)數(shù)器
圖4是3位二進(jìn)制異步減計(jì)數(shù)器的邏輯圖和狀態(tài)圖。從初態(tài)000開始，在第一個(gè)計(jì)數(shù)脈沖作用后，觸發(fā)器ff0由0翻轉(zhuǎn)為1（q0的借位信號），此上升沿使ff1也由0翻轉(zhuǎn)為1(q1的借位信號)，這個(gè)上升沿又使ff2 由0翻轉(zhuǎn)為1，即計(jì)數(shù)器由000變成了111狀態(tài)。在這一過程中，q0向q1進(jìn)行了借位,q1向q2進(jìn)行了借位。此后，每輸入1個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)器的狀態(tài)按二進(jìn)制遞減（減1）。輸入第8個(gè)計(jì)數(shù)脈沖后，計(jì)數(shù)器又回到000狀態(tài)，完成一次循環(huán)。因此，該計(jì)數(shù)器是23進(jìn)制（模8）異步減計(jì)數(shù)器，它同樣具有分頻作用。
圖4 3位二進(jìn)制異步減計(jì)數(shù)器 (a)邏輯圖 (b)狀態(tài)圖
綜上所述，可對二進(jìn)制異步計(jì)數(shù)器歸納出以下兩點(diǎn)：
(1)n位二進(jìn)制異步計(jì)數(shù)器由n個(gè)處于計(jì)數(shù)工作狀態(tài)(對于d 觸發(fā)器，使di=qin；對于jk 觸發(fā)器,使ji=ki=1) 的觸發(fā)器組成。各觸發(fā)器之間的連接方式由加、減計(jì)數(shù)方式及觸發(fā)器的觸發(fā)方式?jīng)Q定。對于加計(jì)數(shù)器,若用上升沿觸發(fā)的觸發(fā)器組成，則應(yīng)將低位觸發(fā)器的q 端與相鄰高一位觸發(fā)器的時(shí)鐘脈沖輸入端相連（即進(jìn)位信號應(yīng)從觸發(fā)器的q 端引出）；若用下降沿觸發(fā)的觸發(fā)器組成,則應(yīng)將低位觸發(fā)器的q 端與相鄰高一位觸發(fā)器的時(shí)鐘脈沖輸入端連接。對于減計(jì)數(shù)器，各觸發(fā)器的連接方式則相反。
(2)在二進(jìn)制異步計(jì)數(shù)器中，高位觸發(fā)器的狀態(tài)翻轉(zhuǎn)必須在低一位觸發(fā)器產(chǎn)生進(jìn)位信號（加計(jì)數(shù)）或借位信號（減計(jì)數(shù)）之后才能實(shí)現(xiàn)。故又稱這種類型的計(jì)數(shù)器為串行計(jì)數(shù)器。也正因?yàn)槿绱?，異步?jì)數(shù)器的工作速度較低。
2、 二進(jìn)制同步計(jì)數(shù)器
為了提高計(jì)數(shù)速度，可采用同步計(jì)數(shù)器，其特點(diǎn)是，計(jì)數(shù)脈沖同時(shí)接于各位觸發(fā)器的時(shí)鐘脈沖輸入端，當(dāng)計(jì)數(shù)脈沖到來時(shí)，各觸發(fā)器同時(shí)被觸發(fā),應(yīng)該翻轉(zhuǎn)的觸發(fā)器是同時(shí)翻轉(zhuǎn)的，沒有各級延遲時(shí)間的積累問題。同步計(jì)數(shù)器也可稱為并行計(jì)數(shù)器。
1.二進(jìn)制同步加計(jì)數(shù)器
圖5是用jk觸發(fā)器（但已令j=k）組成的4位二進(jìn)制（m=16）同步加計(jì)數(shù)器。
由圖可見，各位觸發(fā)器的時(shí)鐘脈沖輸入端接同一計(jì)數(shù)脈沖cp ，各觸發(fā)器的驅(qū)動(dòng)方程分別為j0=k0=1,j1=k1=q0、j2=k2=q0q1、 j3=k3=q0q1q2 。
圖5 4位二進(jìn)制同步加計(jì)數(shù)器
根據(jù)同步時(shí)序電路的分析方法，可得到該電路的狀態(tài)表，如表1所示。設(shè)從初態(tài)0000開始，因?yàn)閖0=k0=1,所以每輸入一個(gè)計(jì)數(shù)脈沖cp，最低位觸發(fā)器ff0就翻轉(zhuǎn)一次，其他位的觸發(fā)器ffi僅在 ji＝ki=qi-1qi-2……q0＝1的條件下，在cp 下降沿到來時(shí)才翻轉(zhuǎn)。
表1 圖5電路的狀態(tài)表
計(jì)算脈沖
cp的順序
電路狀態(tài)
等效
十進(jìn)制數(shù)
q3
q2
q1
q0
0
0
0
0
0
0
1
0
0
0
1
1
2
0
0
1
0
2
3
0
0
1
1
3
4
0
1
0
0
4
5
0
1
0
1
5
6
0
1
1
0
6
7
0
1
1
1
7
8
1
0
0
0
8
9
1
0
0
1
9
10
1
0
1
0
10
11
1
0
1
1
11
12
1
1
0
0
12
13
1
1
0
1
13
14
1
1
1
0
14
15
1
1
1
1
15
16
0
0
0
0
0
圖6是圖5電路的時(shí)序圖，其中虛線是考慮觸發(fā)器的傳輸延遲時(shí)間tpd 后的波形。由此圖可知，在同步計(jì)數(shù)器中，由于計(jì)數(shù)脈沖cp 同時(shí)作用于各個(gè)觸發(fā)器，所有觸發(fā)器的翻轉(zhuǎn)是同時(shí)進(jìn)行的，都比計(jì)數(shù)脈沖cp 的作用時(shí)間滯后一個(gè)tpd ,因此其工作速度一般要比異步計(jì)數(shù)器高。
圖6 圖5電路的時(shí)序圖
應(yīng)當(dāng)指出的是，同步計(jì)數(shù)器的電路結(jié)構(gòu)較異步計(jì)數(shù)器復(fù)雜，需要增加一些輸入控制電路，因而其工作速度也要受這些控制電路的傳輸延遲時(shí)間的限制。如果將圖5電路中觸發(fā)器ff1、ff2和ff3的驅(qū)動(dòng)信號分別改為
即可構(gòu)成4位二進(jìn)制同步減計(jì)數(shù)器，其工作過程請讀者自行分析。
2.二進(jìn)制同步可逆計(jì)數(shù)器
實(shí)際應(yīng)用中，有時(shí)要求一個(gè)計(jì)數(shù)器即能作加計(jì)數(shù)又能作減計(jì)數(shù)。同時(shí)兼有加和減兩種計(jì)數(shù)功能的計(jì)數(shù)器稱為可逆計(jì)數(shù)器。
4位二進(jìn)制同步可逆計(jì)數(shù)器如圖7所示，它是在前面介紹的4位二進(jìn)制同步加和減計(jì)數(shù)器的基礎(chǔ)上，增加一控制電路構(gòu)成的。由圖可知，各觸發(fā)器的驅(qū)動(dòng)方程分別為
j0=k0=1
圖7 4位二進(jìn)制同步可逆計(jì)數(shù)器
當(dāng)加/減控制信號x=1時(shí)，ff1－ff3中的各j、k 端分別與低位各觸發(fā)器的q 端接通，進(jìn)行加計(jì)數(shù)；當(dāng)x=0時(shí)，各j、k 端分別與低位各觸發(fā)器的q 端接通，進(jìn)行減計(jì)數(shù)，實(shí)現(xiàn)了可逆計(jì)數(shù)器的功能。