用 cpld設(shè)計所構(gòu)成的cpi接口系統(tǒng)具有簡潔、可靠等優(yōu)點(diǎn)，是一種行之有效的設(shè)計途徑。很多技術(shù)雜志和網(wǎng)站上，都有不少用cpld設(shè)計pci常規(guī)傳輸系統(tǒng)的文章。但用這些方法在mzxplusii、fundition等環(huán)境下進(jìn)行模擬仿真時，其產(chǎn)生的時序往往與pci規(guī)范有很大出入。雖然 altera 等公司推出pci核可以直接使用，但這樣的內(nèi)核占用cpld資源較多，且能適配的器件種類少，同時價格也高，在實際設(shè)計應(yīng)用中有很大的局限性。因此，使用通用型cpld器件設(shè)計簡易型pci接口有很大的現(xiàn)實意義。在compact接口的cpld設(shè)計中，筆者根據(jù)pci總線傳輸時序來進(jìn)行狀態(tài)機(jī)構(gòu)造，并使用 vhdl語言進(jìn)行功能模擬和定時分析，從而達(dá)到了預(yù)期目的。用該方法設(shè)計的cpld-pci接口既可支持pci常規(guī)傳輸，也可支持pci猝發(fā)傳輸，而且在系統(tǒng)編程和下載器件方面，效果也都很好。
pci總線傳輸時序分析
pci 總線傳輸至少需要40多條信號線，包括數(shù)據(jù)/地址線、接口控制線、仲裁、總線命令及系統(tǒng)線等。每次數(shù)據(jù)傳輸均由一個地址脈沖和一個或幾個數(shù)據(jù)脈沖組成。一次傳輸一個地址和一個數(shù)據(jù)的稱為常規(guī)傳輸；一次傳輸一個地址和一批數(shù)據(jù)的稱為猝發(fā)傳輸。常用的控制信號有：幀同步信號frame、主設(shè)備準(zhǔn)備好信號 irdy、從設(shè)備準(zhǔn)備好信號trdy、從設(shè)備選通信號devsel、命令/字節(jié)信號c/be等。
分析pci總線的傳輸時序，可以看出，pci總線傳輸有以下幾個顯著特點(diǎn)：
（1）每次數(shù)據(jù)傳輸時首先傳出地址和命令字，從設(shè)備一般可從地址中確定是不是對本機(jī)的訪問，并確定訪問的首地址；而從設(shè)備則從命令字中識別該訪問是讀操作還是寫操作；
（2）讀寫訪問只有在信號irdy、trdy、devsel都為低狀態(tài)時才能進(jìn)行；
（3）猝發(fā)傳輸通常需要通過邏輯來實現(xiàn)地址的自動遞加；
（4）主從設(shè)備中任一方?jīng)]有準(zhǔn)備好，操作中都需要能夠引起等待狀態(tài)插入的活動；
（5）系統(tǒng)通常在幀同步信號frame的下降沿誘發(fā)數(shù)據(jù)傳輸，而在上升沿指明只有一個數(shù)據(jù)或只剩下一個數(shù)據(jù)；
（6）讀操作比寫操作多一個中間準(zhǔn)備過程。